NL8601346A - Bescherminrichting tegen electrostatische ontladingen, in het bijzonder voor bipolaire geintegreerde schakelingen. - Google Patents

Bescherminrichting tegen electrostatische ontladingen, in het bijzonder voor bipolaire geintegreerde schakelingen. Download PDF

Info

Publication number
NL8601346A
NL8601346A NL8601346A NL8601346A NL8601346A NL 8601346 A NL8601346 A NL 8601346A NL 8601346 A NL8601346 A NL 8601346A NL 8601346 A NL8601346 A NL 8601346A NL 8601346 A NL8601346 A NL 8601346A
Authority
NL
Netherlands
Prior art keywords
transistor
base
emitter
circuit
protected
Prior art date
Application number
NL8601346A
Other languages
English (en)
Original Assignee
Sgs Microelettronica Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sgs Microelettronica Spa filed Critical Sgs Microelettronica Spa
Publication of NL8601346A publication Critical patent/NL8601346A/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

S 3099-40 Ned.M/LdB ^ ; n
Korte aanduiding: Bescherminrichting tegen electrostatische ontladingen, in het bijzonder voor bipolaire geïntegreerde schakelingen.
5 De uitvinding heeft betrekking op een inrichting ter bescherming tegen electrostatische ontladingen, in het bijzonder voor bipolair geïntegreerde schakelingen.
Zoals bekend is, vereisen bipolair geïntegreerde schakelingen in toenemende mate een hogere bescherming tegen electrostatische ontladingen.
10 Meer in het bijzonder vereisen bipolaire schakelingen bescherming tijdens hun vervaardigingshandelingen en zij kunnen worden beschadigd in elke trap van de bewerking van het werkstuk; echter de meest kritische fase treedt op bij het hanteren van gesloten werkstukken.
Het probleem hoe bipolair geïntegreerde schakelingen te 15 beschermen tegen electrostatische ontladingen kan worden benaderd onder twee verschillende hoeken: ofwel het treffen van maatregelen van de anti-statische soort, danwel het ontwerp van geïntegreerde beschermings-structuren, waardoor het mogelijk wordt voor de te beschermen geïntegreerde schakeling een overwicht te verzekeren boven bepaalde regulerende 20 standaards.
Met betrekking tot dit laatste, zijn diverse oplossingen voorgesteld, waaronder die, welke gebruikmaken van het principe om de ontla-dingsspanningspiek aan aarde of aan de energiebron te klemmen, hierna zullen worden beschouwd. Gewoonlijk zijn beschermingsinrichtingen, die volgens 25 dat principe werken, vereist om te voldoen aan eisen, zoals: 1. lage resistieve waarde naar aarde 2. volledige transparantie, teneinde de normale werking van de te beschermen schakeling in geen enkel opzicht te wijzigen.
3. de minste oppervlakte vereisten.
30 4. goede beschermingsniveau en daardoor geschikte sterkte.
5. voldoende snelheid om op geschikte wijze geactiveerd te worden alvorens de schakeling wordt beschermd.
5. toepasbaarheid op alle bipolaire processen.
Onder de bekende oplossingen zullen sommige hieronder worden 35 opgesomd, die interessante aspecten vertonen in samenhang met sommige van de hierboven opgesomde vereisten.
Eén bekende oplossing bestaat bijvoorbeeld uit het gebruiken van een dubbele SCR (thyristor) van geschikte afmetingen, die werkzaam is als een beschermende structuur. Deze oplossing, ofschoon zij gunstige 40 aspecten bezit, is niet ontbloot van nadelen. In feite, indien de SCR
860 1 34 β
V
- 2 - gemaakt is op de klassieke wijze, vergt dit een grote oppervlakte, waardoor niet langer aan de eis voor compacte afmetingen voldaan kan worden. Een andere oplossing voor de SCR-vorming bestaat uit het gebruikmaken van bestaande parasitaire structuren in de inrichting. Echter, aan die 5 oplossing wordt weerstand geboden door ontwerpers op grond van de niet zeer hoge controleerbaarheid van de verschijnselen, die plaatsvinden tijdens hun normale werking, wanneer van parasitaire structuren gebruik wordt gemaakt.
Een andere oplossing bestaat uit het gebruikmaken van de zoge-10 naarade fantoom-emitter. In dit geval wordt de zwakke transistor binnen de beschermende schakeling vervangen door een transistor met fantoom-emitter, die verschilt van een conventionele transistor doordat deze een tweede emitter bezit, die diffusie-kortgesloten is naar de basis en door scheiding vanhet basiskontakt van de normale emitter-diffusie.
15 Deze structuur is zeer positief wat betreft oppervlakteconsumptie, welke verkrijgbaar is precies in de zone van de te beschermen geïntegreerde schakeling, behalve voor de geringe extra kosten van de ruimte tussen de basis en de emitter. Echter kan die structuur slechts gerealiseerd worden met NPN-transistors en kan niet worden toegepast op PNP-transistors, 20 v/aardoor het gebruik ervan beperkt is tot een gering aantal gevallen.
Een andere oplossing bestaat uit het verschaffen van een klem-transistor, opgesteld aan versterker-ingangen (verwezen zij hier naar de inrichting vervaardigd door National Semiconductor Co. en geïdentificeerd als LM101). Die inrichting vindt een beperking hierin, dat 25 deze specifiek ontwikkeld is voor gebruik aan de ingangen van versterkers, en de toepassing ervan bij verschillden typen inrichtingen kan aanleiding geven tot problemen of moeilijkheden.
Andere oplossingen bestaan bijvoorbeeld uit het gebruik van Zener of Schottky dioden, zoals de Zener MCE AD 20 B 518 C (L731), de 30 Schottky MCE 20 A 579 B (L730) of de Schottky diode vervaardigd door Motorola. Dergelijke oplossingen geven verschillende alternatieven weer die gebruik maken van een klemtransistor, die de spanningspieken klemt.
Ook deze inrichtingen hebben voorkeurs toepassingen en kunnen in sommige speciale gevallen ongeschikt zijn.
35 Met het oog op de hierboven omschreven situatie, beoogt de onderhavige uitvinding het verschaffen van een nieuwe inrichting voor bescherming tegen electrostatische ladingen, in het bijzonder voor bipolair geïntegreerde schakelingen, die aan de vereisten kunnen voldoen/ die aan dergelijke inrichtingen gesteld worden ter verschaffing van een 40 aanvaardbare oplossing, zelfs in het geval van niet-toepasbaarheid bij 8601348 - 3 - conventionele inrichtingen.
Een bijzonder oogmerk van de onderhavige uitvinding is het verschaffen van een nieuwe beschermingsinrichting, die op een bijzonder betrouwbare wijze werkt en welke kan wordengebruikt door de ontwerper 5 in al die gevallen/ waarin bekende inrichtingen in gebreke blijven om op bevredigende wijze zich te gedragen.
Een ander oogmerk van de uitvinding is het verschaffen van een beschermingsinrichting, die bescherming kan bieden, zowel tegen positieve als negatieve pieken.
10 Een zeker niet het minste oogmerk van de onderhavige uitvinding is het verschaffen van een beschermingsinrichting, die kan worden geïntegreerd zonder een hoog verbruik van oppervlak.
De genoemde oogmerken en nog andere, die hierna duidelijk zullen worden, worden verkregen met een bescherminrichting tegen electr-15 statische ontladingen, in het bijzonder voor bipolair geïntegreerde schakelingen, voor parallelschakeling aan een te beschermen circuit, gekenmerkt door de aanwezigheid van tenminste een trap, omvattende een volgens bipolaire technologie gemaakte transistor met emitter-basis- en collector-electroden en een geïntegreerde resistieve component, die 20 geïntegreerd is tussen de basis- en emitter-electrode van de transistor.
Verder bijzonderheden en voordelen zullen duidelijk worden uit onde-staande beschrijving van een de voorkeur verdienende, maar niet exclusieve uitvoeringsvorm, geïllustreerd bij wijze van voorbeeld, en niet bij wijze van beperking, in de bijgaande tekeningen.
25 Fig. 1 is een schakelschema van de beschermingsinrichting volgens de uitvinding.
Fig. 2 toont een bovenaanzicht, waarbij de lay-out wordt weergegeven van de halve inrichting van fig. 1.
Fig. 3 toont een doorsnede genomen over de in fig. 2 30 weergegeven inrichting; en
Fig. 4 toont de collector-emitterspanning in bepaalde omstandigheden van de schakeling van een bipolaire transistor tegen de logaritme van de collectorstroom.
Fig. 1 toont het volledig equivalente schakelschema voor de 35 inrichting volgens de uitvinding. Zoals men kan zien in die figuur, is de inrichting samengesteld uit twee gelijke trappen, waarvan de bovenste met 10' en de onderste met 10" aangeduid is. In bijzonderheden kan vermeld worden dat de bovenste trap 10' opgesteld is tussen een referentiepotentiaalleiding, die de energiebron V vormt en een leiding
CO
40 13, die de ingangsaansluiting 20 verbindt met de ingangsaansluiting 18 860 1 34 6 r 't - 4 - van de te beschermen inrichting, schematisch aangegeven door blok 5 in stippellijnen, terwijl de onderste trap 10" geschakeld is tussen de leiding 13 en een tweede referentiepotentiaallijn, die de aarde definieert. In bijzonderheden zijn vermeld dat elke trap 10' en 10" opgebouwd is 5 uit een transistor 15' of 15", waarvan de basis en emitter met elkaar verbonden zijn via een resistief element 16' of 16". In het bijzonder is de collector van de transistor 15' verbonden met de energiebron V , terwijl de emitter van de transistor 15', en dus de ene aansluiting van de weerstand 16', verbonden zijn met de leiding 13, waarmede eveneens 10 de collector van de transistor 15" verbonden is; terwijl de emitter van de transistor 15" en dienovereenkomstig de ene aansluiting van de weerstand 16" geaard zijn. Tenslotte is de basis van elke transistor verbonden met de tweede aansluiting van de betreffende weerstand 16' of 16".
Elkfe trap van de inrichting van fig. 1 is gemaakt zoals weer- 15 gegeven in figuren 2 en 3. Zoals men kan zien in dergelijke figuren, is elke trap, aangegeven met 10 en weergevende hetzij trap 10’ of 10" van fig. 1, gemaakt in een ciliciumchip, bevattende substraat 35, Ή een begraven laag 33 met een polariteit van het n -type, een collector-gebied 27 met polariteit van het n-type, dat huisvesting biedt aan een 20 sterker gedoteerde zone 25 met polariteit van het n+ type verbonden met de contactcollector 26 en een basiszone 29, met polariteit van het p-type. Binnen de basiszone 29 is een enitter-gebiedje 28 gevormd met polariteit van het n+-type. De basis- en emittergebiedjes 29, 28 zijn resp. verbonden met een basiskontakt 31 en een emitterkontakt 30, die met elkaar 25 kortgesloten zijn door een metalen laag 32. Het circuit wordt gecompleteerd door isolerende gebieden 34 met polariteit van het p+ type.
Zoals men kan zien in figuren 2 en 3 heeft de basiszone 29 een langwerpige vorm, die zich uitstrekt vanuit het basiskontakt 31 tot onder het emittergebiedje 28 en het betreffende kontakt 30. Voorts heeft 30 deze basiszone (zie fig. 2) centraal een zone met verkleinde doorsnede, die zo te zeggen een toegeknepen zone vormt, die struktuur met gereduceerde doorsnede, die een dubbele T in bovenaanzicht vormt, vormt het resistieve element, aangegeven met het verwijzingszijfer 16' of 16" in fig. 1. De breedte van de verminderde doorsnede kan worden gewijzigd 35 om optimale weerstandswaarden te verkrijgen, echter voordelige resultaten zijn verkregen met een weerstand van ca. 1 kil , met een waarde die kan variëren tussen 800en 1200# . In de praktijk verkrijgt men een weerstandspreiding longitudinaal naar het basisgebied, met een diode o'p da keerlaag tussen het basisgebied 29 en het emittergebied 29.
40 De werking van de beschermingsinrichting volgens de uitvinding 860 1 3 4 δ ·♦ - 5 - is als volgt, waarbij wordt aangenomen dat de trap 10 van fig. 3 de lagere trap 10" van fig. 1 weergeeft. In dit geval, bij aanwezigheid van negatieve spanningspiekjes, is de op de basis-emitterovergang gevormde diode ingesteld in de sperrichting. Dientengevolge vloeit de stroom door 5 de geïntegreerde weerstand, gevormd door de versmalde basiszone, terwijl de basis-collectorovergang ingesteld is in de doorlaatrichting. Daardoor zal de transistor werken exact op een wijze tegengesteld aan de conventionele wijze, waarbij de collector werkt als de emitter, en de emitter werkt als de collector. Aldus is de transistorversterking klein 10 en vindt afsnijding plaats van de negatieve piekjes.
In het geval van positieve piekjes, wordt in plaats daarvan de basis-collectorovergang ingesteld in de sperrichting; in dat geval heeft de spanningsval tussen de collector en emitter van de transistor het in fig. 4 weergegeven patroon volgens de kromme V .
15 Fig. 4 toont eveneens de relatie van de collector-emitterspanning tegen de collectorstroom bij verschillende configuraties van.de transistor. In het bijzonder, zoals men kan zien, is de collector-emitterspanning bij de inrichting volgens de uitvinding (V ) opgenomen tussen de open-basis collector-emitterspanning V en de open emitter-collector-20 basisspanning VCBQ. Wanneer met de weerstand in de basiszone 29 maakt zoals weergegeven in figuren 2 en 3, dan is dat bijzonder geschikt, omdat het gedrag van de trap dan gunstiger is ook met betrekking tot de open-basis collector-emitterspanning. In feite staat de aanwezigheid van een resistief element dissipatie toe van een deel van het vermogen 25 toegevoerd aan de aansluiting 20, uitwendig van de te beschermen schakeling.
De bovenste trap 10’ wordt slechts aangebracht, wanneer de standaards toepassing vereisen van een positieve ontlading tussen de pen van de te beschermen geïntegreerde schakeling en het vermogen en een 20 negatieve ontlading naar aarde.
In deze testomstandigheden, wordt de bovenste trap ingeschakeld wanneer een positieve ontlading aanwezig is op de geteste pen (aansluiting 20). De stroom vloeit door de weerstand 16’, waardoor transistor 15' wordt ingeschakeld, die zodanig ingesteld is dat hij werkt met 35 onderling geïnverteerde collector- en emitteraansluitingen (d.w.z. de collector werkt als een emitter en de emitter werkt als een collector) waardoor de transistor versterking verminderd wordt.
Aldus bereikt de positieve ontlading, via de energietoevoer, de aarde en vloeit door de baan met lagere weerstand in de geteste scha-40 keling, 8601343 y <v - 6 -
Zoals men kan opnemen uit de .voorafgaande beschrijving, bereikt de uitvinding volledig de door haar gestelde doeleinden. In feite is een beschermingsinrichting verschaft, die de naar voren gebrachte vereisten vervult en in het bijzonder bescherming mogelijk maakt van de 5 benedenstrooms opgestelde inrichting tegen zowel positieve als negatieve spanningspiekjes, verschillend van andere beschermingstypen.
Het feit dient te worden benadrukt, dat de inrichting volgens de uitvinding kan. worden gebruikt zowel voor het verkrijgen van slechts een benedenwaartse bescherming, en voor het verkrijgen van 10 bescherming ook naar de energiebron, waarin het vorige geval het slechts noodzakelijk zal zijn de onderste trap aangegeven met 10" te maken, terwijl in het laatstgenoemde geval het noodzakelijk zal zijn een complete structuur, zoals weergegeven in fig. 1, te maken.
Voorts is het uiterst voordelig, dat de inrichting volgens de 15 uitvinding een zeer gereduceerde integratiezone vereist. Bijvoorbeeld inclusief de toleranties bij een speciaal lagespanningsproces, werd 2 een oppervlakconsumptie van ca. 0,042 mm verkregen in het geval van bescherming zowel tegen de energiebron als de aarde.
Een juiste werking van de inrichting bij aanwezigheid van 20 spanningspiekjes is Ook het gevolg van de aanwezigheid van een extra baan voor dissipatie van energie door het resistieve element.
In het bijzonder, ongeacht het vervaardigingsproces, is het bij de inrichting volgens de uitvinding mogelijk geweest elk willekeurig type structuur onderworpen aan electrostatische ontladingen, te bescher-25 men en bescherming te wwarborgen boven 4000 Volt.
De uitvinding, zoals hierin beschreven is vatbaar voor vele wijzigingen en veranderingen binnen de beschermingsomvang van het inventieve idee. In het bijzonder kan de structuur, zoals reeds uiteengezet, gemaakt worden met juist een trap. of met beide trappen, de bovenste 30 en onderste, zoals vereist. Voorts kan de weerstandswaarde van de weerstand 16', 16" worden gewijzigd om te voldoen aan ontwerpspecificaties.
35 40 860 1 34 8

Claims (9)

1. Beschenninrichting tegen eleetrostatische ontladingen, in het bijzonder voor bipolair geïntegreerde schakelingen, voor parallelschakeling aan een te beschermen circuit, gekenmerkt door de aanwezigheid van tenminste een trap (10, 10', 10"), omvattende een volgens bipolaire technologie 5 gemaakte transistor (15', 15") met emitter-basis- en collector-electroden en een geïntegreerde resistieve component (16', 16"), die geïntegreerd is tussen de basis- en emitter-electrode van de transistor,
2. Inrichting volgens conclusie 1, met het kenmerk, dat de basiszone (29) van de transistor (15*, 15") een langwerpige configuratie bezit, 10 die zich uitstrekt vanaf de basiselectrode (31) naar de emitterzone (29) en het resistieve element (16*, 16") vormt.
3. Inrichting volgens conclusie 2, met het kenmerk, dat de basiszone een tussengelegen gedeelte (29') bezit van verminderde doorsnede.
4. Inrichting volgens conclusie 3, met het kenmerk, dat het 15 tussengelegen gedeelte met gereduceerde doorsnede een deel (191) met gereduceerde breedte bevat.
5. Inrichting volgens conclusie 2, met het kenmerk, dat de basiszone een configuratie bezit als een dubbele T.
6. Inrichting volgens een der voorafgaande conclusies, met het 20 kenmerk, dat de basiselectrode (31) kortgesloten is met de emitter-electrode (30) via een metaallaag (32).
7. Inrichting volgens een der voorafgaande conclusies, met het kenmerk, dat het resistieve middel (16', 16") een soortelijke weerstand bezit, die varieert van bij benadering 800-Π. tot 1200JL .
8. Beschermingsinrichtïng volgens een der voorafgaande con clusies, met het kenmerk, dat tenminste één trap (10") opgesteld is tussen de invoer (18) van de te beschermen schakeling (5) en aarde, welke collectorelectrode van de transistor (15") verbonden is met de ingang (18) van de te beschermen schakéling(5) en waarbij de emitter-electrode van 30 de transistor geaard is.
9. Beschermingsinrichtïng volgens een der voorafgaande conclusies, met het kenmerk, dat tenminste één trap (10') opgesteld is tussen de ingang (18) van de te beschermen schakeling (5) en de energiebron (V ), waarbij de collector-electrode van de transistor (15') verbonden CC 35 is met de energiebron (V ), terwijl de emitter-electrode van de transis- cc tor verbonden is met de ingang (18) van de te beschermen schakeling (5). 8ϋύ134 £
NL8601346A 1985-05-30 1986-05-26 Bescherminrichting tegen electrostatische ontladingen, in het bijzonder voor bipolaire geintegreerde schakelingen. NL8601346A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT2095185 1985-05-30
IT20951/85A IT1217298B (it) 1985-05-30 1985-05-30 Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari

Publications (1)

Publication Number Publication Date
NL8601346A true NL8601346A (nl) 1986-12-16

Family

ID=11174517

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8601346A NL8601346A (nl) 1985-05-30 1986-05-26 Bescherminrichting tegen electrostatische ontladingen, in het bijzonder voor bipolaire geintegreerde schakelingen.

Country Status (6)

Country Link
JP (1) JPS61276369A (nl)
DE (1) DE3616394A1 (nl)
FR (1) FR2582861A1 (nl)
GB (1) GB2176053B (nl)
IT (1) IT1217298B (nl)
NL (1) NL8601346A (nl)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3910526C2 (de) * 1989-04-01 1997-07-10 Bosch Gmbh Robert Monolithisch integrierte Transistoranordnung zum Klammern störspannungsbelasteter Spannungen, insb. geeignet für Bordnetze bei Kraftfahrzeugen
DE58908457D1 (de) * 1989-06-28 1994-11-03 Siemens Ag Eingangsschutzstruktur für integrierte Schaltungen.
EP0413054B1 (de) * 1989-08-18 1994-10-26 Siemens Aktiengesellschaft Eingangsschutzstruktur für integrierte Schaltungen
DE58907584D1 (de) * 1989-08-29 1994-06-01 Siemens Ag Eingangsschutzstruktur für integrierte Schaltungen.
GB8921841D0 (en) * 1989-09-27 1989-11-08 Sarnoff David Res Center Nmos device with integral esd protection
EP0429686B1 (de) * 1989-10-30 1994-12-28 Siemens Aktiengesellschaft Eingangsschutzstruktur für integrierte Schaltungen
EP0442064B1 (de) * 1990-02-15 1996-03-27 Siemens Aktiengesellschaft Eingangsschutzstruktur für integrierte Schaltungen
DE59008151D1 (de) * 1990-09-24 1995-02-09 Siemens Ag Eingangsschutzstruktur für integrierte Schaltungen.
EP0477429A1 (de) * 1990-09-28 1992-04-01 Siemens Aktiengesellschaft Eingangsschutzstruktur für integrierte Schaltungen
US5304839A (en) * 1990-12-04 1994-04-19 At&T Bell Laboratories Bipolar ESD protection for integrated circuits
IT1253683B (it) * 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Dispositivo a bassa corrente di perdita per la protezione di un circuito integrato da scariche elettrostatiche.
DE19917155C1 (de) 1999-04-16 2000-06-21 Bosch Gmbh Robert Schutzvorrichtung gegen elektrostatische Entladungen
JP2009212169A (ja) * 2008-02-29 2009-09-17 Fujitsu Ten Ltd 集積回路装置および電子機器
JP5529436B2 (ja) * 2009-04-28 2014-06-25 新日本無線株式会社 静電破壊保護回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5679463A (en) * 1979-12-03 1981-06-30 Matsushita Electronics Corp Semiconductor integrated circuit
JPS5696851A (en) * 1979-12-27 1981-08-05 Fujitsu Ltd Static breakdown preventive element
IT1150062B (it) * 1980-11-19 1986-12-10 Ates Componenti Elettron Protezione di ingresso per circuito integrato di tipo mos, a bassa tensione di alimentazione e ad alta densita' di integrazione
US4463369A (en) * 1981-06-15 1984-07-31 Rca Integrated circuit overload protection device
JPS5948951A (ja) * 1982-09-14 1984-03-21 Toshiba Corp 半導体保護装置
JPS6068721A (ja) * 1983-09-22 1985-04-19 Fujitsu Ltd Ecl回路

Also Published As

Publication number Publication date
GB2176053B (en) 1989-01-11
DE3616394A1 (de) 1986-12-04
GB2176053A (en) 1986-12-10
IT1217298B (it) 1990-03-22
JPS61276369A (ja) 1986-12-06
IT8520951A0 (it) 1985-05-30
GB8612026D0 (en) 1986-06-25
FR2582861A1 (fr) 1986-12-05

Similar Documents

Publication Publication Date Title
NL8601346A (nl) Bescherminrichting tegen electrostatische ontladingen, in het bijzonder voor bipolaire geintegreerde schakelingen.
JP2850801B2 (ja) 半導体素子
KR100678781B1 (ko) 회로 보호 장치, 2단자 장치 및 보호된 회로 장치
US4543593A (en) Semiconductor protective device
US4918563A (en) ECL gate array semiconductor device with protective elements
JP2002217305A (ja) マルチフィンガ構造の半導体装置のesd保護回路
US4994884A (en) Gate-controlled bi-directional semiconductor switching device
US5218235A (en) Power stealing circuit
US4800416A (en) Bipolar power transistor having bypassable incorporated-base ballast resistance
US5862031A (en) ESD protection circuit for integrated circuits having a bipolar differential input
NL8900013A (nl) Invertorcircuit.
KR100553015B1 (ko) 반도체장치
KR19980077727A (ko) 입력 보호회로
JP3158534B2 (ja) 半導体集積回路
EP0238671B1 (en) Semiconductor device
TWI733959B (zh) 半導體裝置、保護電路與放電方法
US4558286A (en) Symmetrical diode clamp
US6624502B2 (en) Method and device for limiting the substrate potential in junction isolated integrated circuits
NL8601646A (nl) Antiverzadigingscircuit voor geintegreerde pnp-transistoren.
NL8800922A (nl) Geintegreerde schakeling met complementaire mos-transistor.
KR970018516A (ko) 고속 바이폴라/bicmos 회로 esd 보호를 위해 트리거하는 향상된 바이폴라 scr
JP3435937B2 (ja) 半導体装置
JP3910919B2 (ja) 半導体集積回路装置
JPH11111727A (ja) 半導体装置
JP3117260B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
BV The patent application has lapsed