JP3910919B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3910919B2 JP3910919B2 JP2003026226A JP2003026226A JP3910919B2 JP 3910919 B2 JP3910919 B2 JP 3910919B2 JP 2003026226 A JP2003026226 A JP 2003026226A JP 2003026226 A JP2003026226 A JP 2003026226A JP 3910919 B2 JP3910919 B2 JP 3910919B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diffusion region
- current
- resistance element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0772—Vertical bipolar transistor in combination with resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、詳しくは縦型バイポーラトランジスタを有する半導体集積回路装置に関する。
【0002】
【従来の技術】
半導体基板に形成されたバイポーラトランジスタを有する半導体集積回路(Integrated Circuit:IC)装置において、このトランジスタの周囲に、図示せぬ他のトランジスタ素子と電気的に分離するための拡散領域が形成される。
【0003】
図5は、半導体基板に形成されたトランジスタの一般的な構造を示す断面図である。図5に示すように、ICを構成するP型の半導体基板sub内に、電気的な分離のためのN型の拡散領域tubが形成される。拡散領域tub内に、縦型のバイポーラトランジスタQ1が形成される。すなわち、拡散領域tub内にP型の拡散領域cが形成され、拡散領域(第2領域)c内にN型の拡散領域bが形成され、拡散領域b内にP型の拡散領域(第1領域)eが形成される。電極TUB、コレクタ電極C、ベース電極B、エミッタ電極Eが拡散領域tub、拡散領域c、拡散領域b、拡散領域e内の半導体基板subの表面上にそれぞれ設けられる。これら拡散領域外の半導体基板subの表面上に基板電極SUBが設けられる。
【0004】
拡散領域tubと拡散領域cとの間、および拡散領域tubと半導体基板subとの間、のPN接合が逆バイアスとなるように、拡散領域tub、拡散領域c、半導体基板subに電圧が印加される。これにより、半導体基板subと拡散領域cとが電気的に分離される。
【0005】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【0006】
【特許文献1】
米国特許第5,475,340号明細書
【0007】
【特許文献2】
米国特許第5,185,649号明細書
【0008】
【発明が解決しようとする課題】
ところで、図5に示すように拡散領域tub、拡散領域c、拡散領域b、拡散領域eにより寄生トランジスタ(以下、単にトランジスタ)Q2、寄生トランジスタ(以下、単にトランジスタ)Q3、分布抵抗(以下、単に抵抗)rが形成される。この結果、トランジスタQ1、トランジスタQ2、トランジスタQ3、抵抗rにより図6に示すような等価回路が形成される。トランジスタQ2、トランジスタQ3、抵抗rが形成されることに起因して、拡散領域tubのバイアス方法に応じた以下の問題が生じる。
【0009】
図7に示すように、例えばIC内の最高電位である電位(典型的には電源電位)Vccが電極TUBに印加される。こうすることにより、拡散領域tubと拡散領域cとの間、および拡散領域tubと半導体基板subとの間にそれぞれ形成されるPN接合は常に逆バイアスとなる。しかしながら、この方法は、拡散領域cと拡散領域tubとの間の耐圧が低い場合は利用できない。また、コレクタ電極Cが外部の機器に接続されている場合、コレクタ電極Cに電位Vcc以上の電位が印加されることがある。この結果、電極TUBとコレクタ電極Cとの間が順バイアスとされ、電極TUBにダイオードdの順方向に大電流が流れ、拡散領域tubと拡散領域cとの間のPN接合が破壊されたり、コレクタ電極Cと接続された機器に過大な負荷が与えられたりする。
【0010】
拡散領域tubの他のバイアス方法として、図8に示すように、電極TUBとコレクタ電極Cとを接続することが行われる。この方法によれば、拡散領域tubと拡散領域cとは同電位とされるため、コレクタ電極Cに電位Vcc以上の電位が印加された場合でも、拡散領域tubと拡散領域cとの間のPN接合はオンしない。したがって、トランジスタQ1に過大な電流が流入することを回避できる。しかしながら、この方法では、トランジスタQ1およびトランジスタQ2によりサイリスタ構造が形成され、ラッチアップを起こしやすくなる。すなわち、トランジスタQ1の動作に伴い、トランジスタQ1のコレクタ電流が一定値以上になると、抵抗rの両端に発生した電位差により、トランジスタQ2がオンする。この結果、トランジスタQ2のコレクタ電流、すなわちトランジスタQ1のベース電流が増大し、トランジスタQ1のコレクタ・エミッタ間を流れる電流が増加する。この正帰還によりトランジスタQ1に大電流が流れ、トランジスタQ1が破壊される恐れが生じる。
【0011】
他のバイアス方法として、図9に示すように、電極TUBと電極Cとの間に抵抗素子Rが挿入される。この方法によれば、上述したラッチアップの動作過程で、トランジスタQ2のコレクタ・エミッタ間を電流が流れにくくなり、ラッチアップが抑制される。抵抗素子Rの値を大きくすることにより、ラッチアップを抑制する効果も大きくなるが、その一方、抵抗素子Rの値を大きくすると、以下の問題を生じる。すなわち、図10に示すように、トランジスタQ1が飽和した際、電極Bと電極TUBとの電位の上下関係が逆転する。この結果、トランジスタQ2のコレクタからエミッタへと電流が流れるが、抵抗素子Rの値が大きいためトランジスタQ2のコレクタ電位が下がり、トランジスタQ2が飽和する。すると、トランジスタQ3のベース・エミッタ間が順バイアスとされ、トランジスタQ3がオンする。トランジスタQ3がオンした結果、トランジスタQ1のコレクタ電流がトランジスタQ3を介して半導体基板へと流出してしまう(基板電流Isub)。特に、トランジスタQ3は、基板平面での面積が大きいため、ベース・エミッタ間のバイアスが小さくとも、オンしやすい。この結果、上記問題が顕著になる。
【0012】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、素子分離用の拡散領域を有する縦型バイポーラトランジスタにおいて、ラッチアップを回避しつつ、トランジスタのコレクタ電流が半導体基板に流出することを回避可能な半導体集積回路装置を提供しようとするものである。
【0013】
【課題を解決するための手段】
本発明の第1の視点による半導体集積回路装置は、第1導電型の半導体基板と、前記半導体基板の表面に形成された第2導電型の第1拡散領域と、前記第1拡散領域内に形成された第1導電型の第2拡散領域と、前記第2拡散領域内に形成された第2導電型の第3拡散領域と、前記第3拡散領域内に形成された第1導電型の第4拡散領域と、前記第2拡散領域または第4拡散領域を流れる電流の電流値を測定し、且つ測定された電流値に応じた電流値信号を出力する、電流測定部と、前記電流値信号を供給され、且つ前記電流値信号に応じた制御電流を前記第1拡散領域に供給する、制御部と、一端が前記第1拡散領域と接続され、且つ他端が前記第2拡散領域と接続された、第1抵抗素子と、を具備することを特徴とする。
【0014】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【0015】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【0016】
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体集積回路装置を概略的に示す図である。図1に示すように、図5に示す拡散領域b、拡散領域c、拡散領域tub、半導体基板subにより、トランジスタQ2、トランジスタQ3、抵抗rが形成される。これらトランジスタQ2、トランジスタQ3、抵抗rの接続関係は、従来と同様である。
【0017】
コレクタ電極Cと電極TUBとの間に抵抗(第1抵抗)素子Rtが設けられる。コレクタ電極Cと、出力端子OUTとの間に、電流測定部1が設けられる。電流測定部1は、コレクタ電極Cと出力端子OUTとの間を流れる電流の値を測定し、その値に応じた電流値信号Imを出力する。電流値信号Imは、制御部2に供給される。制御部2は、電流値信号Imに応じた制御電流(信号)Ictを出力する。制御電流Ictと電流値信号Imとは、例えば比例関係とすることができる。制御電流Ictは電極TUBに供給される。
【0018】
次に、上記構成の半導体集積回路装置の動作について、以下に説明する。エミッタ電極Eに所定の電位を印加した状態で、ベース電極Bとエミッタ電極Eとの間を順バイアスとする電位が、ベース電極Bに印加される。この結果、トランジスタQ1がオンし、トランジスタQ1のエミッタ・コレクタ間を電流が流れ、コレクタ電極Cから流れるコレクタ電流(出力電流Iout)が流れる。この出力電流Ioutは電流測定部1で測定され、出力電流Ioutの電流値に応じた電流値信号Imが制御部2に供給される。制御部2は、電流値信号Imの電流値に応じた制御電流Ictを出力する。制御電流Ictにより、抵抗素子Rtの両端に電位差が生じ、トランジスタQ2のエミッタの電位が上昇する。この結果、トランジスタQ2のコレクタ・エミッタ間を流れる電流が抑制される。
【0019】
図9の従来例で示したように、トランジスタQ1のコレクタ電流、すなわち出力電流Ioutが増大することにより、トランジスタQ2を流れる電流が増大し、ラッチアップ現象が発生しやすくなる。これに対し、本発明の第1実施形態では、出力電流Ioutが増大することに伴い、電極TUBの電位が上昇するように構成されている。この結果、トランジスタQ2を流れる電流が抑制されることにより、ラッチアップ現象の発生が抑制される。
【0020】
また、ラッチアップの発生を防ぐためには、上記したように電極Cと電極TUBとの間の電位差を大きくすることが有効である。この電位差を大きくするために、従来例では、電極Cと電極TUBとの間の抵抗素子Rの値を大きくする。これに対し、第1実施形態では、電極Cと電極TUBとの間の電位差を制御電流Ictと抵抗素子Rtとにより発生させている。したがって、制御電流Ictを大きくすることによって電極Cと電極TUBとの間の電位差を大きくすることができるため、抵抗素子Rtの値を大きくする必要がない。このように、抵抗素子Rtの値を小さく抑えることができるため、トランジスタQ1が飽和した際に流れる基板電流Isubの値を低減できる。
【0021】
次に、図1の半導体集積回路装置の具体的な回路構成の一例について以下に説明する。図2は、図1の装置を実現するための具体的な回路構成の一例を示している。図2に示すように、コレクタ電極Cは、電流測定部1を構成する電流測定抵抗(第2抵抗)素子Rsを介して出力端子OUTと接続されている。電流測定部1の両端から、図1の電流値信号Imに対応する信号が取り出される。
【0022】
制御部2は、例えば差動増幅回路を用いて構成される。差動増幅回路は、例えば、pnp型のトランジスタQ11、pnp型のトランジスタQ12、npn型のトランジスタQ13、npn型のトランジスタQ14、抵抗素子Raにより構成される。トランジスタQ11およびトランジスタQ12のそれぞれのエミッタは、電源電位が供給される電源供給端VCCと接続される。トランジスタQ11のベースは、自身のコレクタと接続されるとともに、トランジスタQ12のベースと接続される。
【0023】
トランジスタQ11のコレクタは、直列接続されたnpn型のトランジスタQ13、npn型のトランジスタQ15、抵抗素子R1を介して接地されている。トランジスタQ12のコレクタは、直列接続されたnpn型のトランジスタQ14、npn型のトランジスタQ16、抵抗素子R2を介して接地されている。トランジスタQ13のエミッタとトランジスタQ14のエミッタとの間には抵抗素子Raが接続される。抵抗素子Raは、差動増幅回路の利得を決定する役割を有する。
【0024】
トランジスタQ13のベースは、コレクタ電極Cと電流測定抵抗素子Rsとの接続ノードと接続される。トランジスタQ14のベースは電流測定抵抗素子Rsと出力端子OUTとの接続ノードと接続される。トランジスタQ12とトランジスタQ14との接続ノードは、電極TUBと接続される。この接続ノードから制御電流Ictが取り出される。
【0025】
制御部2において、電源供給端VCCは、直列接続された抵抗素子R3、npn型のトランジスタQ17、抵抗素子R4を介して接地される。トランジスタQ17のベースは、自身のコレクタと、トランジスタQ15およびトランジスタQ16のそれぞれのベースと、に接続される。
【0026】
以下、図2の回路の動作の概略を説明する。トランジスタQ1の動作に伴い、出力電流Ioutが増加すると、この出力電流Ioutの値および電流測定抵抗素子Rsの値に応じた電位差ΔVsが、電流測定抵抗素子Rsの両端に発生する。電位差ΔVsは、差動増幅回路により線形に増幅されることにより、増幅された電位差に応じた制御電流Ictが流れる。トランジスタQ2が動作していない状態では、電極TUBと電極Cとは同電位である。しかし、制御電流Ictが流れると、電流測定抵抗素子Rsによる電圧降下のため、制御電流Ictおよび電流測定抵抗素子Rsの値に応じた電位差ΔVtが抵抗素子Rtの両端に発生する。この後の動作は、図1におけるそれと同じである。
【0027】
次に、制御部2内の抵抗素子Raの値を決定する手順の例を以下に説明する。まず電流測定抵抗素子Rsの両端の電位差ΔVsは、以下の式(1)により決定される。
【0028】
ΔVs=Iout×Rs・・・(1)
電位差ΔVsに応じて制御電流Ictは、以下の式(2)により決定される。
【0029】
Ict=2×ΔVs/Ra・・・(2)
制御電流Ictおよび抵抗素子Rtに応じて、以下の式(3)により決定される電位差ΔVtが抵抗素子Rtの両端に発生する。
【0030】
ΔVt=Ict×Rt・・・(3)
よって、式(1)、(2)、(3)から導かれた式(4)により電位差ΔVtが決定される。
【0031】
ΔVt=2×Rt×Rs/Ra×Iout・・・(4)
また、抵抗素子Raおよび電流測定抵抗素子Rsの値を以下の様に決定することも可能である。まず、図9の回路においてトランジスタQ1を動作させ、トランジスタQ1の飽和時に許容される基板電流Isubでの抵抗素子Rの値を測定する。次に、この抵抗値を有する抵抗素子Rを接続した図9の回路において、トランジスタQ1を動作させ、ラッチアップが発生する際の出力電流Ioutを測定する。次に、同じ条件で電極TUBの電位を上げ、ラッチアップを起こさない状態での抵抗素子Rの両端の電位差ΔVtを測定する。このようにして得られた抵抗素子R、出力電流Iout、電位差ΔVtのそれぞれの値を式(4)のRt、Iout、ΔVtにそれぞれ代入することにより、Rs/Raが決定される。そして、このRs/Raを満たすように電流測定抵抗素子Rsおよび抵抗素子Raの値が決定される。
【0032】
本発明の第1実施形態によれば、他のトランジスタとの電気的分離のための拡散領域内に形成された縦型トランジスタQ1において、コレクタ電極Cを流れる電流(出力電流Iout)の値に応じた電位差が、コレクタ電極Cと分離用拡散領域の電極TUBとの間に印加される。このため、トランジスタQ1の動作に伴い、出力電流Ioutが増加するに連れ、電極TUBの電位が増加する。したがって、トランジスタQ1に寄生するトランジスタQ2のコレクタ・エミッタ間を流れる電流が抑制される。この結果、トランジスタQ1およびトランジスタQ2によりラッチアップ現象が発生することを抑制できる。
【0033】
また、電極TUBとコレクタ電極Cとの間に設けられた抵抗素子Rt、および制御電流Ictにより電極TUBとコレクタ電極Cとの間の電位差ΔVtが決定される。そして、制御電流IctはトランジスタQ1のコレクタ電流を増幅することにより生成される。すなわち、電位差ΔVtは、トランジスタQ1のコレクタ電流により変化する制御電流Ictの大きさに応じて決定される。このため、ラッチアップを抑制することを目的として抵抗素子Rtの値を大きくする必要がない。したがって、抵抗素子Rtを大きくした結果生じる、エミッタ電極Eから基板電極SUBへ流れる基板電流Isubの値を低減できる。
【0034】
また、電極TUBとコレクタ電極Cとの間が抵抗素子Rtにより接続されている。このため、電極TUBに電源電位Vccが印加されている場合に、出力端子OUTに電源電位Vccを越える電位が印加された場合でも、拡散領域tubと拡散領域cとの間のPN接合が破壊されたり、出力端子OUTと接続された機器に過大な負担が与えられたりすることを回避できる。
【0035】
なお、図1において、コレクタ電流を電流測定部1により測定する構成とした。しかし、図3に示すように、電流測定部1をトランジスタQ1のエミッタ電極Eの前段に挿入し、トランジスタQ1のエミッタ電流を用いて制御電流Ictを生成する構成とすることもできる。
【0036】
さらに、抵抗素子Rt、電流測定部1、制御部2を構成する各素子を、図5に示す半導体基板sub内に、トランジスタQ1とともに形成することが可能であることはもちろんである。
【0037】
(第2実施形態)
第2実施形態は、第1実施形態の変形例に関わる。第2実施形態において、機能ブロック図は図1または図3と同じであり、制御部2の回路構成が異なる。
【0038】
図4は、本発明の第2実施形態に係る半導体集積回路装置を示しており、図1または図3を実現するための具体的な回路構成の一例を示している。図4に示すように、電源供給端VCCは、直列接続された抵抗素子R11、pnp型のトランジスタQ21、pnp型のトランジスタQ22、npn型のトランジスタQ23を介して接地される。また、電源供給端VCCは、直列接続された抵抗素子R12、pnp型のトランジスタQ24、pnp型のトランジスタQ25、npn型のトランジスタQ26を介して接地される。トランジスタQ22のエミッタとトランジスタQ25のエミッタとの間には抵抗素子Raが設けられる。
【0039】
トランジスタQ22のベースは、電流測定抵抗素子Rsとコレクタ電極Cとの接続ノードと接続される。トランジスタQ25のベースは、電流測定抵抗素子Rsと出力端子OUTとの接続ノードと接続される。トランジスタQ23のベースは自身のコレクタと接続され、トランジスタQ26のベースは自身のコレクタと接続される。
【0040】
電源供給端VCCは、また、直列接続された抵抗素子R13、pnp型のトランジスタQ27、抵抗素子R14を介して接地される。トランジスタQ27のベースは、自身のコレクタと接続されるとともに、トランジスタQ21、トランジスタQ24のベースと接続される。
【0041】
電源供給端VCCは、また、直列接続されたpnp型のトランジスタQ28、npn型のトランジスタQ29を介して接地される。トランジスタQ28のコレクタは電極TUBと接続され、トランジスタQ28のコレクタから制御電流Ictが取り出される。トランジスタQ29のベースはトランジスタQ23のベースと接続される。
【0042】
電源供給端VCCは、また、直列接続されたpnp型のトランジスタQ30、npn型のトランジスタQ31を介して接地される。トランジスタQ30のベースは、自身のコレクタに接続されるとともにトランジスタQ28のベースに接続される。トランジスタQ31のベースは、トランジスタQ26のベースと接続される。
【0043】
上記構成の半導体集積回路装置の動作は、第1実施形態におけるそれと同様である。すなわち、出力電流Ioutにより変化する電位差ΔVsに応じた制御電流Ictが電極TUBに供給される。この結果、第1実施形態と同様の動作が行われる。
【0044】
第2実施形態によれば、第1実施形態と同様の効果を得られる。さらに、第2実施形態では、制御部2において電流測定抵抗素子Rsの両端と接続されるトランジスタQ22およびトランジスタQ30がpnp型である。このため、例えば出力端子OUTの電位が0V近くまで低下した場合でも、トランジスタQ22およびトランジスタQ25はカットオフせずに正常な動作を行うことができる。
【0045】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【0046】
【発明の効果】
以上、詳述したように本発明によれば、素子分離用の拡散領域を有する縦型バイポーラトランジスタにおいて、ラッチアップ現象が発生することを回避しつつ、本来トランジスタを流れる電流が半導体基板に流出することを回避可能な半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る半導体集積回路装置を概略的に示す図。
【図2】 図1の装置を実現するための具体的な回路構成の一例を示す図。
【図3】 本発明の第1実施形態の変形例に係る半導体集積回路装置を概略的に示す図。
【図4】 本発明の第2実施形態に係る半導体集積回路装置を示す図。
【図5】 半導体基板に形成された縦型バイポーラトランジスタの一般的な構造を示す断面図。
【図6】 図5の等価回路を示す図。
【図7】 図6の回路のバイアスのかけ方の一例を示す図。
【図8】 図6の回路のバイアスのかけ方の一例を示す図。
【図9】 図6の回路のバイアスのかけ方の一例を示す図。
【図10】 図9のバイアスのかけ方による問題点を示す図。
【符号の説明】
Q1…トランジスタ、Q2、Q3…寄生トランジスタ、r…分布抵抗、1…電流測定部、2…制御部、Rt…抵抗素子、Iout…出力電流、Im…電流値信号、Ict…制御電流、E…エミッタ電極、B…ベース電極、C…コレクタ電極、TUB…分離用拡散領域電極、SUB…基板電極。
Claims (4)
- 第1導電型の半導体基板と、
前記半導体基板の表面に形成され、トランジスタを前記半導体基板から分離する第2導電型の第1拡散領域と、
前記第1拡散領域内に形成され、前記トランジスタのコレクタとして機能する第1導電型の第2拡散領域と、
前記第2拡散領域内に形成され、前記トランジスタのベースとして機能する第2導電型の第3拡散領域と、
前記第3拡散領域内に形成され、前記トランジスタのエミッタとして機能する第1導電型の第4拡散領域と、
前記第2拡散領域または第4拡散領域を流れる電流の値に比例する電流値信号を出力する電流測定部と、
前記電流値信号を供給され、且つ前記電流値信号に比例する制御電流を前記第1拡散領域に供給する、制御部と、
一端が前記第1拡散領域と接続され、且つ他端が前記第2拡散領域と接続された、第1抵抗素子と、
を具備し、
前記半導体基板と前記第1拡散領域との間および前記第1拡散領域と前記第2拡散領域との間がともに逆バイアスとなるように、前記半導体基板、前記第1拡散領域、前記第2拡散領域に電圧が印加されることを特徴とする半導体集積回路装置。 - 前記電流測定部は第2抵抗素子により構成されることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記制御部は、差動増幅回路により構成され、且つ前記第2抵抗素子の一端と他端との間の電位差を増幅し、且つ前記増幅された電位差に応じた前記制御電流を供給することを特徴とする請求項2に記載の半導体集積回路装置。
- 前記第2抵抗素子の前記一端および他端は、前記差動増幅回路の入力部を構成するpnp型のトランジスタのベースに接続されることを特徴とする請求項3に記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026226A JP3910919B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体集積回路装置 |
US10/408,260 US6768145B1 (en) | 2003-02-03 | 2003-04-08 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026226A JP3910919B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004241423A JP2004241423A (ja) | 2004-08-26 |
JP3910919B2 true JP3910919B2 (ja) | 2007-04-25 |
Family
ID=32709274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003026226A Expired - Fee Related JP3910919B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6768145B1 (ja) |
JP (1) | JP3910919B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1236533B (it) | 1989-10-09 | 1993-03-11 | Sgs Thomson Microelectronics | Circuito di protezione da sovratensioni negative per transistori pnp verticali isolati. |
IT1239497B (it) | 1990-03-29 | 1993-11-03 | Sgs Thomson Microelectronics | Disposizione circuitale per prevenire fenomeni di innesto in transistori pnp verticali con collettore isolato |
EP0606160A1 (en) * | 1993-01-08 | 1994-07-13 | National Semiconductor Corporation | Protection circuit used for deactivating a transistor during a short circuit having an inductive component |
US5475340A (en) | 1994-05-23 | 1995-12-12 | Delco Electronics Corporation | Active biasing circuit for an epitaxial region in a fault-tolerant, vertical pnp output transistor |
-
2003
- 2003-02-03 JP JP2003026226A patent/JP3910919B2/ja not_active Expired - Fee Related
- 2003-04-08 US US10/408,260 patent/US6768145B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6768145B1 (en) | 2004-07-27 |
JP2004241423A (ja) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2850801B2 (ja) | 半導体素子 | |
US4024417A (en) | Integrated semiconductor structure with means to prevent unlimited current flow | |
JPH053203A (ja) | 絶縁コレクタを有する縦形pnpトランジスタにおけるラツチアツプ現象を防ぐための回路配置 | |
US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
JP2006270373A (ja) | コンパレータ | |
JP3910919B2 (ja) | 半導体集積回路装置 | |
EP1181773B1 (en) | Overvoltage protection | |
JP2007042711A (ja) | 静電気保護部を備えるオペアンプ回路 | |
JP2006078204A (ja) | 電流検出回路 | |
JPS6331943B2 (ja) | ||
US5382837A (en) | Switching circuit for semiconductor device | |
US6653669B2 (en) | Device for the adjustment of circuits after packaging | |
JPH11176948A (ja) | 半導体集積回路 | |
US5401995A (en) | Circuit with diode-protected emitter resistors | |
JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
JP4214879B2 (ja) | 定電流回路 | |
JP3315310B2 (ja) | 半導体装置 | |
JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
JP2596151B2 (ja) | 電圧比較器 | |
JP2001308659A (ja) | 差動増幅回路 | |
JPS61111558A (ja) | 半導体装置 | |
JPH08316740A (ja) | 集積回路における寄生ダイオードの順方向のバイアスを 防止する方法および回路 | |
JP2001345388A (ja) | ダイオード素子回路およびこれを利用したスイッチ回路 | |
JPS639410B2 (ja) | ||
JPH0774603A (ja) | 飽和状態検出機能を有する出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |