JP2004241423A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2004241423A JP2004241423A JP2003026226A JP2003026226A JP2004241423A JP 2004241423 A JP2004241423 A JP 2004241423A JP 2003026226 A JP2003026226 A JP 2003026226A JP 2003026226 A JP2003026226 A JP 2003026226A JP 2004241423 A JP2004241423 A JP 2004241423A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- transistor
- current
- resistance element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005259 measurement Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0772—Vertical bipolar transistor in combination with resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】素子分離用の拡散領域内の縦型バイポーラトランジスタにおいて、ラッチアップを回避しつつ、コレクタ電流が半導体基板に流出することを回避する。
【解決手段】半導体集積回路装置は、第１導電型の半導体基板ｓｕｂの表面に形成された第２導電型の第１拡散領域ｔｕｂを含む。第１拡散領域内には、第１導電型の第２拡散領域ｃが形成され、第２拡散領域内に第２導電型の第３拡散領域ｂが形成され、第３拡散領域内に第１導電型の第４拡散領域ｅが形成される。電流測定部１は、第２拡散領域または第４拡散領域を流れる電流の電流値を測定し、且つ測定された電流値に応じた電流値信号を出力する。制御部２は、電流値信号を供給され、且つ電流値信号に応じた制御電流を第１拡散領域に供給する。第１抵抗素子Ｒｔは、一端、他端が、第１、第２拡散領域とそれぞれ接続される。
【選択図】 図１
【解決手段】半導体集積回路装置は、第１導電型の半導体基板ｓｕｂの表面に形成された第２導電型の第１拡散領域ｔｕｂを含む。第１拡散領域内には、第１導電型の第２拡散領域ｃが形成され、第２拡散領域内に第２導電型の第３拡散領域ｂが形成され、第３拡散領域内に第１導電型の第４拡散領域ｅが形成される。電流測定部１は、第２拡散領域または第４拡散領域を流れる電流の電流値を測定し、且つ測定された電流値に応じた電流値信号を出力する。制御部２は、電流値信号を供給され、且つ電流値信号に応じた制御電流を第１拡散領域に供給する。第１抵抗素子Ｒｔは、一端、他端が、第１、第２拡散領域とそれぞれ接続される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、詳しくは縦型バイポーラトランジスタを有する半導体集積回路装置に関する。
【０００２】
【従来の技術】
半導体基板に形成されたバイポーラトランジスタを有する半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）装置において、このトランジスタの周囲に、図示せぬ他のトランジスタ素子と電気的に分離するための拡散領域が形成される。
【０００３】
図５は、半導体基板に形成されたトランジスタの一般的な構造を示す断面図である。図５に示すように、ＩＣを構成するＰ型の半導体基板ｓｕｂ内に、電気的な分離のためのＮ型の拡散領域ｔｕｂが形成される。拡散領域ｔｕｂ内に、縦型のバイポーラトランジスタＱ１が形成される。すなわち、拡散領域ｔｕｂ内にＰ型の拡散領域ｃが形成され、拡散領域（第２領域）ｃ内にＮ型の拡散領域ｂが形成され、拡散領域ｂ内にＰ型の拡散領域（第１領域）ｅが形成される。電極ＴＵＢ、コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅが拡散領域ｔｕｂ、拡散領域ｃ、拡散領域ｂ、拡散領域ｅ内の半導体基板ｓｕｂの表面上にそれぞれ設けられる。これら拡散領域外の半導体基板ｓｕｂの表面上に基板電極ＳＵＢが設けられる。
【０００４】
拡散領域ｔｕｂと拡散領域ｃとの間、および拡散領域ｔｕｂと半導体基板ｓｕｂとの間、のＰＮ接合が逆バイアスとなるように、拡散領域ｔｕｂ、拡散領域ｃ、半導体基板ｓｕｂに電圧が印加される。これにより、半導体基板ｓｕｂと拡散領域ｃとが電気的に分離される。
【０００５】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００６】
【特許文献１】
米国特許第５，４７５，３４０号明細書
【０００７】
【特許文献２】
米国特許第５，１８５，６４９号明細書
【０００８】
【発明が解決しようとする課題】
ところで、図５に示すように拡散領域ｔｕｂ、拡散領域ｃ、拡散領域ｂ、拡散領域ｅにより寄生トランジスタ（以下、単にトランジスタ）Ｑ２、寄生トランジスタ（以下、単にトランジスタ）Ｑ３、分布抵抗（以下、単に抵抗）ｒが形成される。この結果、トランジスタＱ１、トランジスタＱ２、トランジスタＱ３、抵抗ｒにより図６に示すような等価回路が形成される。トランジスタＱ２、トランジスタＱ３、抵抗ｒが形成されることに起因して、拡散領域ｔｕｂのバイアス方法に応じた以下の問題が生じる。
【０００９】
図７に示すように、例えばＩＣ内の最高電位である電位（典型的には電源電位）Ｖｃｃが電極ＴＵＢに印加される。こうすることにより、拡散領域ｔｕｂと拡散領域ｃとの間、および拡散領域ｔｕｂと半導体基板ｓｕｂとの間にそれぞれ形成されるＰＮ接合は常に逆バイアスとなる。しかしながら、この方法は、拡散領域ｃと拡散領域ｔｕｂとの間の耐圧が低い場合は利用できない。また、コレクタ電極Ｃが外部の機器に接続されている場合、コレクタ電極Ｃに電位Ｖｃｃ以上の電位が印加されることがある。この結果、電極ＴＵＢとコレクタ電極Ｃとの間が順バイアスとされ、電極ＴＵＢにダイオードｄの順方向に大電流が流れ、拡散領域ｔｕｂと拡散領域ｃとの間のＰＮ接合が破壊されたり、コレクタ電極Ｃと接続された機器に過大な負荷が与えられたりする。
【００１０】
拡散領域ｔｕｂの他のバイアス方法として、図８に示すように、電極ＴＵＢとコレクタ電極Ｃとを接続することが行われる。この方法によれば、拡散領域ｔｕｂと拡散領域ｃとは同電位とされるため、コレクタ電極Ｃに電位Ｖｃｃ以上の電位が印加された場合でも、拡散領域ｔｕｂと拡散領域ｃとの間のＰＮ接合はオンしない。したがって、トランジスタＱ１に過大な電流が流入することを回避できる。しかしながら、この方法では、トランジスタＱ１およびトランジスタＱ２によりサイリスタ構造が形成され、ラッチアップを起こしやすくなる。すなわち、トランジスタＱ１の動作に伴い、トランジスタＱ１のコレクタ電流が一定値以上になると、抵抗ｒの両端に発生した電位差により、トランジスタＱ２がオンする。この結果、トランジスタＱ２のコレクタ電流、すなわちトランジスタＱ１のベース電流が増大し、トランジスタＱ１のコレクタ・エミッタ間を流れる電流が増加する。この正帰還によりトランジスタＱ１に大電流が流れ、トランジスタＱ１が破壊される恐れが生じる。
【００１１】
他のバイアス方法として、図９に示すように、電極ＴＵＢと電極Ｃとの間に抵抗素子Ｒが挿入される。この方法によれば、上述したラッチアップの動作過程で、トランジスタＱ２のコレクタ・エミッタ間を電流が流れにくくなり、ラッチアップが抑制される。抵抗素子Ｒの値を大きくすることにより、ラッチアップを抑制する効果も大きくなるが、その一方、抵抗素子Ｒの値を大きくすると、以下の問題を生じる。すなわち、図１０に示すように、トランジスタＱ１が飽和した際、電極Ｂと電極ＴＵＢとの電位の上下関係が逆転する。この結果、トランジスタＱ２のコレクタからエミッタへと電流が流れるが、抵抗素子Ｒの値が大きいためトランジスタＱ２のコレクタ電位が下がり、トランジスタＱ２が飽和する。すると、トランジスタＱ３のベース・エミッタ間が順バイアスとされ、トランジスタＱ３がオンする。トランジスタＱ３がオンした結果、トランジスタＱ１のコレクタ電流がトランジスタＱ３を介して半導体基板へと流出してしまう（基板電流Ｉｓｕｂ）。特に、トランジスタＱ３は、基板平面での面積が大きいため、ベース・エミッタ間のバイアスが小さくとも、オンしやすい。この結果、上記問題が顕著になる。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、素子分離用の拡散領域を有する縦型バイポーラトランジスタにおいて、ラッチアップを回避しつつ、トランジスタのコレクタ電流が半導体基板に流出することを回避可能な半導体集積回路装置を提供しようとするものである。
【００１３】
【課題を解決するための手段】
本発明の第１の視点による半導体集積回路装置は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型の第１拡散領域と、前記第１拡散領域内に形成された第１導電型の第２拡散領域と、前記第２拡散領域内に形成された第２導電型の第３拡散領域と、前記第３拡散領域内に形成された第１導電型の第４拡散領域と、前記第２拡散領域または第４拡散領域を流れる電流の電流値を測定し、且つ測定された電流値に応じた電流値信号を出力する、電流測定部と、前記電流値信号を供給され、且つ前記電流値信号に応じた制御電流を前記第１拡散領域に供給する、制御部と、一端が前記第１拡散領域と接続され、且つ他端が前記第２拡散領域と接続された、第１抵抗素子と、を具備することを特徴とする。
【００１４】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１６】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体集積回路装置を概略的に示す図である。図１に示すように、図５に示す拡散領域ｂ、拡散領域ｃ、拡散領域ｔｕｂ、半導体基板ｓｕｂにより、トランジスタＱ２、トランジスタＱ３、抵抗ｒが形成される。これらトランジスタＱ２、トランジスタＱ３、抵抗ｒの接続関係は、従来と同様である。
【００１７】
コレクタ電極Ｃと電極ＴＵＢとの間に抵抗（第１抵抗）素子Ｒｔが設けられる。コレクタ電極Ｃと、出力端子ＯＵＴとの間に、電流測定部１が設けられる。電流測定部１は、コレクタ電極Ｃと出力端子ＯＵＴとの間を流れる電流の値を測定し、その値に応じた電流値信号Ｉｍを出力する。電流値信号Ｉｍは、制御部２に供給される。制御部２は、電流値信号Ｉｍに応じた制御電流（信号）Ｉｃｔを出力する。制御電流Ｉｃｔと電流値信号Ｉｍとは、例えば比例関係とすることができる。制御電流Ｉｃｔは電極ＴＵＢに供給される。
【００１８】
次に、上記構成の半導体集積回路装置の動作について、以下に説明する。エミッタ電極Ｅに所定の電位を印加した状態で、ベース電極Ｂとエミッタ電極Ｅとの間を順バイアスとする電位が、ベース電極Ｂに印加される。この結果、トランジスタＱ１がオンし、トランジスタＱ１のエミッタ・コレクタ間を電流が流れ、コレクタ電極Ｃから流れるコレクタ電流（出力電流Ｉｏｕｔ）が流れる。この出力電流Ｉｏｕｔは電流測定部１で測定され、出力電流Ｉｏｕｔの電流値に応じた電流値信号Ｉｍが制御部２に供給される。制御部２は、電流値信号Ｉｍの電流値に応じた制御電流Ｉｃｔを出力する。制御電流Ｉｃｔにより、抵抗素子Ｒｔの両端に電位差が生じ、トランジスタＱ２のエミッタの電位が上昇する。この結果、トランジスタＱ２のコレクタ・エミッタ間を流れる電流が抑制される。
【００１９】
図９の従来例で示したように、トランジスタＱ１のコレクタ電流、すなわち出力電流Ｉｏｕｔが増大することにより、トランジスタＱ２を流れる電流が増大し、ラッチアップ現象が発生しやすくなる。これに対し、本発明の第１実施形態では、出力電流Ｉｏｕｔが増大することに伴い、電極ＴＵＢの電位が上昇するように構成されている。この結果、トランジスタＱ２を流れる電流が抑制されることにより、ラッチアップ現象の発生が抑制される。
【００２０】
また、ラッチアップの発生を防ぐためには、上記したように電極Ｃと電極ＴＵＢとの間の電位差を大きくすることが有効である。この電位差を大きくするために、従来例では、電極Ｃと電極ＴＵＢとの間の抵抗素子Ｒの値を大きくする。これに対し、第１実施形態では、電極Ｃと電極ＴＵＢとの間の電位差を制御電流Ｉｃｔと抵抗素子Ｒｔとにより発生させている。したがって、制御電流Ｉｃｔを大きくすることによって電極Ｃと電極ＴＵＢとの間の電位差を大きくすることができるため、抵抗素子Ｒｔの値を大きくする必要がない。このように、抵抗素子Ｒｔの値を小さく抑えることができるため、トランジスタＱ１が飽和した際に流れる基板電流Ｉｓｕｂの値を低減できる。
【００２１】
次に、図１の半導体集積回路装置の具体的な回路構成の一例について以下に説明する。図２は、図１の装置を実現するための具体的な回路構成の一例を示している。図２に示すように、コレクタ電極Ｃは、電流測定部１を構成する電流測定抵抗（第２抵抗）素子Ｒｓを介して出力端子ＯＵＴと接続されている。電流測定部１の両端から、図１の電流値信号Ｉｍに対応する信号が取り出される。
【００２２】
制御部２は、例えば差動増幅回路を用いて構成される。差動増幅回路は、例えば、ｐｎｐ型のトランジスタＱ１１、ｐｎｐ型のトランジスタＱ１２、ｎｐｎ型のトランジスタＱ１３、ｎｐｎ型のトランジスタＱ１４、抵抗素子Ｒａにより構成される。トランジスタＱ１１およびトランジスタＱ１２のそれぞれのエミッタは、電源電位が供給される電源供給端ＶＣＣと接続される。トランジスタＱ１１のベースは、自身のコレクタと接続されるとともに、トランジスタＱ１２のベースと接続される。
【００２３】
トランジスタＱ１１のコレクタは、直列接続されたｎｐｎ型のトランジスタＱ１３、ｎｐｎ型のトランジスタＱ１５、抵抗素子Ｒ１を介して接地されている。トランジスタＱ１２のコレクタは、直列接続されたｎｐｎ型のトランジスタＱ１４、ｎｐｎ型のトランジスタＱ１６、抵抗素子Ｒ２を介して接地されている。トランジスタＱ１３のエミッタとトランジスタＱ１４のエミッタとの間には抵抗素子Ｒａが接続される。抵抗素子Ｒａは、差動増幅回路の利得を決定する役割を有する。
【００２４】
トランジスタＱ１３のベースは、コレクタ電極Ｃと電流測定抵抗素子Ｒｓとの接続ノードと接続される。トランジスタＱ１４のベースは電流測定抵抗素子Ｒｓと出力端子ＯＵＴとの接続ノードと接続される。トランジスタＱ１２とトランジスタＱ１４との接続ノードは、電極ＴＵＢと接続される。この接続ノードから制御電流Ｉｃｔが取り出される。
【００２５】
制御部２において、電源供給端ＶＣＣは、直列接続された抵抗素子Ｒ３、ｎｐｎ型のトランジスタＱ１７、抵抗素子Ｒ４を介して接地される。トランジスタＱ１７のベースは、自身のコレクタと、トランジスタＱ１５およびトランジスタＱ１６のそれぞれのベースと、に接続される。
【００２６】
以下、図２の回路の動作の概略を説明する。トランジスタＱ１の動作に伴い、出力電流Ｉｏｕｔが増加すると、この出力電流Ｉｏｕｔの値および電流測定抵抗素子Ｒｓの値に応じた電位差ΔＶｓが、電流測定抵抗素子Ｒｓの両端に発生する。電位差ΔＶｓは、差動増幅回路により線形に増幅されることにより、増幅された電位差に応じた制御電流Ｉｃｔが流れる。トランジスタＱ２が動作していない状態では、電極ＴＵＢと電極Ｃとは同電位である。しかし、制御電流Ｉｃｔが流れると、電流測定抵抗素子Ｒｓによる電圧降下のため、制御電流Ｉｃｔおよび電流測定抵抗素子Ｒｓの値に応じた電位差ΔＶｔが抵抗素子Ｒｔの両端に発生する。この後の動作は、図１におけるそれと同じである。
【００２７】
次に、制御部２内の抵抗素子Ｒａの値を決定する手順の例を以下に説明する。まず電流測定抵抗素子Ｒｓの両端の電位差ΔＶｓは、以下の式（１）により決定される。
【００２８】
ΔＶｓ＝Ｉｏｕｔ×Ｒｓ・・・（１）
電位差ΔＶｓに応じて制御電流Ｉｃｔは、以下の式（２）により決定される。
【００２９】
Ｉｃｔ＝２×ΔＶｓ／Ｒａ・・・（２）
制御電流Ｉｃｔおよび抵抗素子Ｒｔに応じて、以下の式（３）により決定される電位差ΔＶｔが抵抗素子Ｒｔの両端に発生する。
【００３０】
ΔＶｔ＝Ｉｃｔ×Ｒｔ・・・（３）
よって、式（１）、（２）、（３）から導かれた式（４）により電位差ΔＶｔが決定される。
【００３１】
ΔＶｔ＝２×Ｒｔ×Ｒｓ／Ｒａ×Ｉｏｕｔ・・・（４）
また、抵抗素子Ｒａおよび電流測定抵抗素子Ｒｓの値を以下の様に決定することも可能である。まず、図９の回路においてトランジスタＱ１を動作させ、トランジスタＱ１の飽和時に許容される基板電流Ｉｓｕｂでの抵抗素子Ｒの値を測定する。次に、この抵抗値を有する抵抗素子Ｒを接続した図９の回路において、トランジスタＱ１を動作させ、ラッチアップが発生する際の出力電流Ｉｏｕｔを測定する。次に、同じ条件で電極ＴＵＢの電位を上げ、ラッチアップを起こさない状態での抵抗素子Ｒの両端の電位差ΔＶｔを測定する。このようにして得られた抵抗素子Ｒ、出力電流Ｉｏｕｔ、電位差ΔＶｔのそれぞれの値を式（４）のＲｔ、Ｉｏｕｔ、ΔＶｔにそれぞれ代入することにより、Ｒｓ／Ｒａが決定される。そして、このＲｓ／Ｒａを満たすように電流測定抵抗素子Ｒｓおよび抵抗素子Ｒａの値が決定される。
【００３２】
本発明の第１実施形態によれば、他のトランジスタとの電気的分離のための拡散領域内に形成された縦型トランジスタＱ１において、コレクタ電極Ｃを流れる電流（出力電流Ｉｏｕｔ）の値に応じた電位差が、コレクタ電極Ｃと分離用拡散領域の電極ＴＵＢとの間に印加される。このため、トランジスタＱ１の動作に伴い、出力電流Ｉｏｕｔが増加するに連れ、電極ＴＵＢの電位が増加する。したがって、トランジスタＱ１に寄生するトランジスタＱ２のコレクタ・エミッタ間を流れる電流が抑制される。この結果、トランジスタＱ１およびトランジスタＱ２によりラッチアップ現象が発生することを抑制できる。
【００３３】
また、電極ＴＵＢとコレクタ電極Ｃとの間に設けられた抵抗素子Ｒｔ、および制御電流Ｉｃｔにより電極ＴＵＢとコレクタ電極Ｃとの間の電位差ΔＶｔが決定される。そして、制御電流ＩｃｔはトランジスタＱ１のコレクタ電流を増幅することにより生成される。すなわち、電位差ΔＶｔは、トランジスタＱ１のコレクタ電流により変化する制御電流Ｉｃｔの大きさに応じて決定される。このため、ラッチアップを抑制することを目的として抵抗素子Ｒｔの値を大きくする必要がない。したがって、抵抗素子Ｒｔを大きくした結果生じる、エミッタ電極Ｅから基板電極ＳＵＢへ流れる基板電流Ｉｓｕｂの値を低減できる。
【００３４】
また、電極ＴＵＢとコレクタ電極Ｃとの間が抵抗素子Ｒｔにより接続されている。このため、電極ＴＵＢに電源電位Ｖｃｃが印加されている場合に、出力端子ＯＵＴに電源電位Ｖｃｃを越える電位が印加された場合でも、拡散領域ｔｕｂと拡散領域ｃとの間のＰＮ接合が破壊されたり、出力端子ＯＵＴと接続された機器に過大な負担が与えられたりすることを回避できる。
【００３５】
なお、図１において、コレクタ電流を電流測定部１により測定する構成とした。しかし、図３に示すように、電流測定部１をトランジスタＱ１のエミッタ電極Ｅの前段に挿入し、トランジスタＱ１のエミッタ電流を用いて制御電流Ｉｃｔを生成する構成とすることもできる。
【００３６】
さらに、抵抗素子Ｒｔ、電流測定部１、制御部２を構成する各素子を、図５に示す半導体基板ｓｕｂ内に、トランジスタＱ１とともに形成することが可能であることはもちろんである。
【００３７】
（第２実施形態）
第２実施形態は、第１実施形態の変形例に関わる。第２実施形態において、機能ブロック図は図１または図３と同じであり、制御部２の回路構成が異なる。
【００３８】
図４は、本発明の第２実施形態に係る半導体集積回路装置を示しており、図１または図３を実現するための具体的な回路構成の一例を示している。図４に示すように、電源供給端ＶＣＣは、直列接続された抵抗素子Ｒ１１、ｐｎｐ型のトランジスタＱ２１、ｐｎｐ型のトランジスタＱ２２、ｎｐｎ型のトランジスタＱ２３を介して接地される。また、電源供給端ＶＣＣは、直列接続された抵抗素子Ｒ１２、ｐｎｐ型のトランジスタＱ２４、ｐｎｐ型のトランジスタＱ２５、ｎｐｎ型のトランジスタＱ２６を介して接地される。トランジスタＱ２２のエミッタとトランジスタＱ２５のエミッタとの間には抵抗素子Ｒａが設けられる。
【００３９】
トランジスタＱ２２のベースは、電流測定抵抗素子Ｒｓとコレクタ電極Ｃとの接続ノードと接続される。トランジスタＱ２５のベースは、電流測定抵抗素子Ｒｓと出力端子ＯＵＴとの接続ノードと接続される。トランジスタＱ２３のベースは自身のコレクタと接続され、トランジスタＱ２６のベースは自身のコレクタと接続される。
【００４０】
電源供給端ＶＣＣは、また、直列接続された抵抗素子Ｒ１３、ｐｎｐ型のトランジスタＱ２７、抵抗素子Ｒ１４を介して接地される。トランジスタＱ２７のベースは、自身のコレクタと接続されるとともに、トランジスタＱ２１、トランジスタＱ２４のベースと接続される。
【００４１】
電源供給端ＶＣＣは、また、直列接続されたｐｎｐ型のトランジスタＱ２８、ｎｐｎ型のトランジスタＱ２９を介して接地される。トランジスタＱ２８のコレクタは電極ＴＵＢと接続され、トランジスタＱ２８のコレクタから制御電流Ｉｃｔが取り出される。トランジスタＱ２９のベースはトランジスタＱ２３のベースと接続される。
【００４２】
電源供給端ＶＣＣは、また、直列接続されたｐｎｐ型のトランジスタＱ３０、ｎｐｎ型のトランジスタＱ３１を介して接地される。トランジスタＱ３０のベースは、自身のコレクタに接続されるとともにトランジスタＱ２８のベースに接続される。トランジスタＱ３１のベースは、トランジスタＱ２６のベースと接続される。
【００４３】
上記構成の半導体集積回路装置の動作は、第１実施形態におけるそれと同様である。すなわち、出力電流Ｉｏｕｔにより変化する電位差ΔＶｓに応じた制御電流Ｉｃｔが電極ＴＵＢに供給される。この結果、第１実施形態と同様の動作が行われる。
【００４４】
第２実施形態によれば、第１実施形態と同様の効果を得られる。さらに、第２実施形態では、制御部２において電流測定抵抗素子Ｒｓの両端と接続されるトランジスタＱ２２およびトランジスタＱ３０がｐｎｐ型である。このため、例えば出力端子ＯＵＴの電位が０Ｖ近くまで低下した場合でも、トランジスタＱ２２およびトランジスタＱ２５はカットオフせずに正常な動作を行うことができる。
【００４５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００４６】
【発明の効果】
以上、詳述したように本発明によれば、素子分離用の拡散領域を有する縦型バイポーラトランジスタにおいて、ラッチアップ現象が発生することを回避しつつ、本来トランジスタを流れる電流が半導体基板に流出することを回避可能な半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体集積回路装置を概略的に示す図。
【図２】図１の装置を実現するための具体的な回路構成の一例を示す図。
【図３】本発明の第１実施形態の変形例に係る半導体集積回路装置を概略的に示す図。
【図４】本発明の第２実施形態に係る半導体集積回路装置を示す図。
【図５】半導体基板に形成された縦型バイポーラトランジスタの一般的な構造を示す断面図。
【図６】図５の等価回路を示す図。
【図７】図６の回路のバイアスのかけ方の一例を示す図。
【図８】図６の回路のバイアスのかけ方の一例を示す図。
【図９】図６の回路のバイアスのかけ方の一例を示す図。
【図１０】図９のバイアスのかけ方による問題点を示す図。
【符号の説明】
Ｑ１…トランジスタ、Ｑ２、Ｑ３…寄生トランジスタ、ｒ…分布抵抗、１…電流測定部、２…制御部、Ｒｔ…抵抗素子、Ｉｏｕｔ…出力電流、Ｉｍ…電流値信号、Ｉｃｔ…制御電流、Ｅ…エミッタ電極、Ｂ…ベース電極、Ｃ…コレクタ電極、ＴＵＢ…分離用拡散領域電極、ＳＵＢ…基板電極。
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、詳しくは縦型バイポーラトランジスタを有する半導体集積回路装置に関する。
【０００２】
【従来の技術】
半導体基板に形成されたバイポーラトランジスタを有する半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）装置において、このトランジスタの周囲に、図示せぬ他のトランジスタ素子と電気的に分離するための拡散領域が形成される。
【０００３】
図５は、半導体基板に形成されたトランジスタの一般的な構造を示す断面図である。図５に示すように、ＩＣを構成するＰ型の半導体基板ｓｕｂ内に、電気的な分離のためのＮ型の拡散領域ｔｕｂが形成される。拡散領域ｔｕｂ内に、縦型のバイポーラトランジスタＱ１が形成される。すなわち、拡散領域ｔｕｂ内にＰ型の拡散領域ｃが形成され、拡散領域（第２領域）ｃ内にＮ型の拡散領域ｂが形成され、拡散領域ｂ内にＰ型の拡散領域（第１領域）ｅが形成される。電極ＴＵＢ、コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅが拡散領域ｔｕｂ、拡散領域ｃ、拡散領域ｂ、拡散領域ｅ内の半導体基板ｓｕｂの表面上にそれぞれ設けられる。これら拡散領域外の半導体基板ｓｕｂの表面上に基板電極ＳＵＢが設けられる。
【０００４】
拡散領域ｔｕｂと拡散領域ｃとの間、および拡散領域ｔｕｂと半導体基板ｓｕｂとの間、のＰＮ接合が逆バイアスとなるように、拡散領域ｔｕｂ、拡散領域ｃ、半導体基板ｓｕｂに電圧が印加される。これにより、半導体基板ｓｕｂと拡散領域ｃとが電気的に分離される。
【０００５】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００６】
【特許文献１】
米国特許第５，４７５，３４０号明細書
【０００７】
【特許文献２】
米国特許第５，１８５，６４９号明細書
【０００８】
【発明が解決しようとする課題】
ところで、図５に示すように拡散領域ｔｕｂ、拡散領域ｃ、拡散領域ｂ、拡散領域ｅにより寄生トランジスタ（以下、単にトランジスタ）Ｑ２、寄生トランジスタ（以下、単にトランジスタ）Ｑ３、分布抵抗（以下、単に抵抗）ｒが形成される。この結果、トランジスタＱ１、トランジスタＱ２、トランジスタＱ３、抵抗ｒにより図６に示すような等価回路が形成される。トランジスタＱ２、トランジスタＱ３、抵抗ｒが形成されることに起因して、拡散領域ｔｕｂのバイアス方法に応じた以下の問題が生じる。
【０００９】
図７に示すように、例えばＩＣ内の最高電位である電位（典型的には電源電位）Ｖｃｃが電極ＴＵＢに印加される。こうすることにより、拡散領域ｔｕｂと拡散領域ｃとの間、および拡散領域ｔｕｂと半導体基板ｓｕｂとの間にそれぞれ形成されるＰＮ接合は常に逆バイアスとなる。しかしながら、この方法は、拡散領域ｃと拡散領域ｔｕｂとの間の耐圧が低い場合は利用できない。また、コレクタ電極Ｃが外部の機器に接続されている場合、コレクタ電極Ｃに電位Ｖｃｃ以上の電位が印加されることがある。この結果、電極ＴＵＢとコレクタ電極Ｃとの間が順バイアスとされ、電極ＴＵＢにダイオードｄの順方向に大電流が流れ、拡散領域ｔｕｂと拡散領域ｃとの間のＰＮ接合が破壊されたり、コレクタ電極Ｃと接続された機器に過大な負荷が与えられたりする。
【００１０】
拡散領域ｔｕｂの他のバイアス方法として、図８に示すように、電極ＴＵＢとコレクタ電極Ｃとを接続することが行われる。この方法によれば、拡散領域ｔｕｂと拡散領域ｃとは同電位とされるため、コレクタ電極Ｃに電位Ｖｃｃ以上の電位が印加された場合でも、拡散領域ｔｕｂと拡散領域ｃとの間のＰＮ接合はオンしない。したがって、トランジスタＱ１に過大な電流が流入することを回避できる。しかしながら、この方法では、トランジスタＱ１およびトランジスタＱ２によりサイリスタ構造が形成され、ラッチアップを起こしやすくなる。すなわち、トランジスタＱ１の動作に伴い、トランジスタＱ１のコレクタ電流が一定値以上になると、抵抗ｒの両端に発生した電位差により、トランジスタＱ２がオンする。この結果、トランジスタＱ２のコレクタ電流、すなわちトランジスタＱ１のベース電流が増大し、トランジスタＱ１のコレクタ・エミッタ間を流れる電流が増加する。この正帰還によりトランジスタＱ１に大電流が流れ、トランジスタＱ１が破壊される恐れが生じる。
【００１１】
他のバイアス方法として、図９に示すように、電極ＴＵＢと電極Ｃとの間に抵抗素子Ｒが挿入される。この方法によれば、上述したラッチアップの動作過程で、トランジスタＱ２のコレクタ・エミッタ間を電流が流れにくくなり、ラッチアップが抑制される。抵抗素子Ｒの値を大きくすることにより、ラッチアップを抑制する効果も大きくなるが、その一方、抵抗素子Ｒの値を大きくすると、以下の問題を生じる。すなわち、図１０に示すように、トランジスタＱ１が飽和した際、電極Ｂと電極ＴＵＢとの電位の上下関係が逆転する。この結果、トランジスタＱ２のコレクタからエミッタへと電流が流れるが、抵抗素子Ｒの値が大きいためトランジスタＱ２のコレクタ電位が下がり、トランジスタＱ２が飽和する。すると、トランジスタＱ３のベース・エミッタ間が順バイアスとされ、トランジスタＱ３がオンする。トランジスタＱ３がオンした結果、トランジスタＱ１のコレクタ電流がトランジスタＱ３を介して半導体基板へと流出してしまう（基板電流Ｉｓｕｂ）。特に、トランジスタＱ３は、基板平面での面積が大きいため、ベース・エミッタ間のバイアスが小さくとも、オンしやすい。この結果、上記問題が顕著になる。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、素子分離用の拡散領域を有する縦型バイポーラトランジスタにおいて、ラッチアップを回避しつつ、トランジスタのコレクタ電流が半導体基板に流出することを回避可能な半導体集積回路装置を提供しようとするものである。
【００１３】
【課題を解決するための手段】
本発明の第１の視点による半導体集積回路装置は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型の第１拡散領域と、前記第１拡散領域内に形成された第１導電型の第２拡散領域と、前記第２拡散領域内に形成された第２導電型の第３拡散領域と、前記第３拡散領域内に形成された第１導電型の第４拡散領域と、前記第２拡散領域または第４拡散領域を流れる電流の電流値を測定し、且つ測定された電流値に応じた電流値信号を出力する、電流測定部と、前記電流値信号を供給され、且つ前記電流値信号に応じた制御電流を前記第１拡散領域に供給する、制御部と、一端が前記第１拡散領域と接続され、且つ他端が前記第２拡散領域と接続された、第１抵抗素子と、を具備することを特徴とする。
【００１４】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１６】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体集積回路装置を概略的に示す図である。図１に示すように、図５に示す拡散領域ｂ、拡散領域ｃ、拡散領域ｔｕｂ、半導体基板ｓｕｂにより、トランジスタＱ２、トランジスタＱ３、抵抗ｒが形成される。これらトランジスタＱ２、トランジスタＱ３、抵抗ｒの接続関係は、従来と同様である。
【００１７】
コレクタ電極Ｃと電極ＴＵＢとの間に抵抗（第１抵抗）素子Ｒｔが設けられる。コレクタ電極Ｃと、出力端子ＯＵＴとの間に、電流測定部１が設けられる。電流測定部１は、コレクタ電極Ｃと出力端子ＯＵＴとの間を流れる電流の値を測定し、その値に応じた電流値信号Ｉｍを出力する。電流値信号Ｉｍは、制御部２に供給される。制御部２は、電流値信号Ｉｍに応じた制御電流（信号）Ｉｃｔを出力する。制御電流Ｉｃｔと電流値信号Ｉｍとは、例えば比例関係とすることができる。制御電流Ｉｃｔは電極ＴＵＢに供給される。
【００１８】
次に、上記構成の半導体集積回路装置の動作について、以下に説明する。エミッタ電極Ｅに所定の電位を印加した状態で、ベース電極Ｂとエミッタ電極Ｅとの間を順バイアスとする電位が、ベース電極Ｂに印加される。この結果、トランジスタＱ１がオンし、トランジスタＱ１のエミッタ・コレクタ間を電流が流れ、コレクタ電極Ｃから流れるコレクタ電流（出力電流Ｉｏｕｔ）が流れる。この出力電流Ｉｏｕｔは電流測定部１で測定され、出力電流Ｉｏｕｔの電流値に応じた電流値信号Ｉｍが制御部２に供給される。制御部２は、電流値信号Ｉｍの電流値に応じた制御電流Ｉｃｔを出力する。制御電流Ｉｃｔにより、抵抗素子Ｒｔの両端に電位差が生じ、トランジスタＱ２のエミッタの電位が上昇する。この結果、トランジスタＱ２のコレクタ・エミッタ間を流れる電流が抑制される。
【００１９】
図９の従来例で示したように、トランジスタＱ１のコレクタ電流、すなわち出力電流Ｉｏｕｔが増大することにより、トランジスタＱ２を流れる電流が増大し、ラッチアップ現象が発生しやすくなる。これに対し、本発明の第１実施形態では、出力電流Ｉｏｕｔが増大することに伴い、電極ＴＵＢの電位が上昇するように構成されている。この結果、トランジスタＱ２を流れる電流が抑制されることにより、ラッチアップ現象の発生が抑制される。
【００２０】
また、ラッチアップの発生を防ぐためには、上記したように電極Ｃと電極ＴＵＢとの間の電位差を大きくすることが有効である。この電位差を大きくするために、従来例では、電極Ｃと電極ＴＵＢとの間の抵抗素子Ｒの値を大きくする。これに対し、第１実施形態では、電極Ｃと電極ＴＵＢとの間の電位差を制御電流Ｉｃｔと抵抗素子Ｒｔとにより発生させている。したがって、制御電流Ｉｃｔを大きくすることによって電極Ｃと電極ＴＵＢとの間の電位差を大きくすることができるため、抵抗素子Ｒｔの値を大きくする必要がない。このように、抵抗素子Ｒｔの値を小さく抑えることができるため、トランジスタＱ１が飽和した際に流れる基板電流Ｉｓｕｂの値を低減できる。
【００２１】
次に、図１の半導体集積回路装置の具体的な回路構成の一例について以下に説明する。図２は、図１の装置を実現するための具体的な回路構成の一例を示している。図２に示すように、コレクタ電極Ｃは、電流測定部１を構成する電流測定抵抗（第２抵抗）素子Ｒｓを介して出力端子ＯＵＴと接続されている。電流測定部１の両端から、図１の電流値信号Ｉｍに対応する信号が取り出される。
【００２２】
制御部２は、例えば差動増幅回路を用いて構成される。差動増幅回路は、例えば、ｐｎｐ型のトランジスタＱ１１、ｐｎｐ型のトランジスタＱ１２、ｎｐｎ型のトランジスタＱ１３、ｎｐｎ型のトランジスタＱ１４、抵抗素子Ｒａにより構成される。トランジスタＱ１１およびトランジスタＱ１２のそれぞれのエミッタは、電源電位が供給される電源供給端ＶＣＣと接続される。トランジスタＱ１１のベースは、自身のコレクタと接続されるとともに、トランジスタＱ１２のベースと接続される。
【００２３】
トランジスタＱ１１のコレクタは、直列接続されたｎｐｎ型のトランジスタＱ１３、ｎｐｎ型のトランジスタＱ１５、抵抗素子Ｒ１を介して接地されている。トランジスタＱ１２のコレクタは、直列接続されたｎｐｎ型のトランジスタＱ１４、ｎｐｎ型のトランジスタＱ１６、抵抗素子Ｒ２を介して接地されている。トランジスタＱ１３のエミッタとトランジスタＱ１４のエミッタとの間には抵抗素子Ｒａが接続される。抵抗素子Ｒａは、差動増幅回路の利得を決定する役割を有する。
【００２４】
トランジスタＱ１３のベースは、コレクタ電極Ｃと電流測定抵抗素子Ｒｓとの接続ノードと接続される。トランジスタＱ１４のベースは電流測定抵抗素子Ｒｓと出力端子ＯＵＴとの接続ノードと接続される。トランジスタＱ１２とトランジスタＱ１４との接続ノードは、電極ＴＵＢと接続される。この接続ノードから制御電流Ｉｃｔが取り出される。
【００２５】
制御部２において、電源供給端ＶＣＣは、直列接続された抵抗素子Ｒ３、ｎｐｎ型のトランジスタＱ１７、抵抗素子Ｒ４を介して接地される。トランジスタＱ１７のベースは、自身のコレクタと、トランジスタＱ１５およびトランジスタＱ１６のそれぞれのベースと、に接続される。
【００２６】
以下、図２の回路の動作の概略を説明する。トランジスタＱ１の動作に伴い、出力電流Ｉｏｕｔが増加すると、この出力電流Ｉｏｕｔの値および電流測定抵抗素子Ｒｓの値に応じた電位差ΔＶｓが、電流測定抵抗素子Ｒｓの両端に発生する。電位差ΔＶｓは、差動増幅回路により線形に増幅されることにより、増幅された電位差に応じた制御電流Ｉｃｔが流れる。トランジスタＱ２が動作していない状態では、電極ＴＵＢと電極Ｃとは同電位である。しかし、制御電流Ｉｃｔが流れると、電流測定抵抗素子Ｒｓによる電圧降下のため、制御電流Ｉｃｔおよび電流測定抵抗素子Ｒｓの値に応じた電位差ΔＶｔが抵抗素子Ｒｔの両端に発生する。この後の動作は、図１におけるそれと同じである。
【００２７】
次に、制御部２内の抵抗素子Ｒａの値を決定する手順の例を以下に説明する。まず電流測定抵抗素子Ｒｓの両端の電位差ΔＶｓは、以下の式（１）により決定される。
【００２８】
ΔＶｓ＝Ｉｏｕｔ×Ｒｓ・・・（１）
電位差ΔＶｓに応じて制御電流Ｉｃｔは、以下の式（２）により決定される。
【００２９】
Ｉｃｔ＝２×ΔＶｓ／Ｒａ・・・（２）
制御電流Ｉｃｔおよび抵抗素子Ｒｔに応じて、以下の式（３）により決定される電位差ΔＶｔが抵抗素子Ｒｔの両端に発生する。
【００３０】
ΔＶｔ＝Ｉｃｔ×Ｒｔ・・・（３）
よって、式（１）、（２）、（３）から導かれた式（４）により電位差ΔＶｔが決定される。
【００３１】
ΔＶｔ＝２×Ｒｔ×Ｒｓ／Ｒａ×Ｉｏｕｔ・・・（４）
また、抵抗素子Ｒａおよび電流測定抵抗素子Ｒｓの値を以下の様に決定することも可能である。まず、図９の回路においてトランジスタＱ１を動作させ、トランジスタＱ１の飽和時に許容される基板電流Ｉｓｕｂでの抵抗素子Ｒの値を測定する。次に、この抵抗値を有する抵抗素子Ｒを接続した図９の回路において、トランジスタＱ１を動作させ、ラッチアップが発生する際の出力電流Ｉｏｕｔを測定する。次に、同じ条件で電極ＴＵＢの電位を上げ、ラッチアップを起こさない状態での抵抗素子Ｒの両端の電位差ΔＶｔを測定する。このようにして得られた抵抗素子Ｒ、出力電流Ｉｏｕｔ、電位差ΔＶｔのそれぞれの値を式（４）のＲｔ、Ｉｏｕｔ、ΔＶｔにそれぞれ代入することにより、Ｒｓ／Ｒａが決定される。そして、このＲｓ／Ｒａを満たすように電流測定抵抗素子Ｒｓおよび抵抗素子Ｒａの値が決定される。
【００３２】
本発明の第１実施形態によれば、他のトランジスタとの電気的分離のための拡散領域内に形成された縦型トランジスタＱ１において、コレクタ電極Ｃを流れる電流（出力電流Ｉｏｕｔ）の値に応じた電位差が、コレクタ電極Ｃと分離用拡散領域の電極ＴＵＢとの間に印加される。このため、トランジスタＱ１の動作に伴い、出力電流Ｉｏｕｔが増加するに連れ、電極ＴＵＢの電位が増加する。したがって、トランジスタＱ１に寄生するトランジスタＱ２のコレクタ・エミッタ間を流れる電流が抑制される。この結果、トランジスタＱ１およびトランジスタＱ２によりラッチアップ現象が発生することを抑制できる。
【００３３】
また、電極ＴＵＢとコレクタ電極Ｃとの間に設けられた抵抗素子Ｒｔ、および制御電流Ｉｃｔにより電極ＴＵＢとコレクタ電極Ｃとの間の電位差ΔＶｔが決定される。そして、制御電流ＩｃｔはトランジスタＱ１のコレクタ電流を増幅することにより生成される。すなわち、電位差ΔＶｔは、トランジスタＱ１のコレクタ電流により変化する制御電流Ｉｃｔの大きさに応じて決定される。このため、ラッチアップを抑制することを目的として抵抗素子Ｒｔの値を大きくする必要がない。したがって、抵抗素子Ｒｔを大きくした結果生じる、エミッタ電極Ｅから基板電極ＳＵＢへ流れる基板電流Ｉｓｕｂの値を低減できる。
【００３４】
また、電極ＴＵＢとコレクタ電極Ｃとの間が抵抗素子Ｒｔにより接続されている。このため、電極ＴＵＢに電源電位Ｖｃｃが印加されている場合に、出力端子ＯＵＴに電源電位Ｖｃｃを越える電位が印加された場合でも、拡散領域ｔｕｂと拡散領域ｃとの間のＰＮ接合が破壊されたり、出力端子ＯＵＴと接続された機器に過大な負担が与えられたりすることを回避できる。
【００３５】
なお、図１において、コレクタ電流を電流測定部１により測定する構成とした。しかし、図３に示すように、電流測定部１をトランジスタＱ１のエミッタ電極Ｅの前段に挿入し、トランジスタＱ１のエミッタ電流を用いて制御電流Ｉｃｔを生成する構成とすることもできる。
【００３６】
さらに、抵抗素子Ｒｔ、電流測定部１、制御部２を構成する各素子を、図５に示す半導体基板ｓｕｂ内に、トランジスタＱ１とともに形成することが可能であることはもちろんである。
【００３７】
（第２実施形態）
第２実施形態は、第１実施形態の変形例に関わる。第２実施形態において、機能ブロック図は図１または図３と同じであり、制御部２の回路構成が異なる。
【００３８】
図４は、本発明の第２実施形態に係る半導体集積回路装置を示しており、図１または図３を実現するための具体的な回路構成の一例を示している。図４に示すように、電源供給端ＶＣＣは、直列接続された抵抗素子Ｒ１１、ｐｎｐ型のトランジスタＱ２１、ｐｎｐ型のトランジスタＱ２２、ｎｐｎ型のトランジスタＱ２３を介して接地される。また、電源供給端ＶＣＣは、直列接続された抵抗素子Ｒ１２、ｐｎｐ型のトランジスタＱ２４、ｐｎｐ型のトランジスタＱ２５、ｎｐｎ型のトランジスタＱ２６を介して接地される。トランジスタＱ２２のエミッタとトランジスタＱ２５のエミッタとの間には抵抗素子Ｒａが設けられる。
【００３９】
トランジスタＱ２２のベースは、電流測定抵抗素子Ｒｓとコレクタ電極Ｃとの接続ノードと接続される。トランジスタＱ２５のベースは、電流測定抵抗素子Ｒｓと出力端子ＯＵＴとの接続ノードと接続される。トランジスタＱ２３のベースは自身のコレクタと接続され、トランジスタＱ２６のベースは自身のコレクタと接続される。
【００４０】
電源供給端ＶＣＣは、また、直列接続された抵抗素子Ｒ１３、ｐｎｐ型のトランジスタＱ２７、抵抗素子Ｒ１４を介して接地される。トランジスタＱ２７のベースは、自身のコレクタと接続されるとともに、トランジスタＱ２１、トランジスタＱ２４のベースと接続される。
【００４１】
電源供給端ＶＣＣは、また、直列接続されたｐｎｐ型のトランジスタＱ２８、ｎｐｎ型のトランジスタＱ２９を介して接地される。トランジスタＱ２８のコレクタは電極ＴＵＢと接続され、トランジスタＱ２８のコレクタから制御電流Ｉｃｔが取り出される。トランジスタＱ２９のベースはトランジスタＱ２３のベースと接続される。
【００４２】
電源供給端ＶＣＣは、また、直列接続されたｐｎｐ型のトランジスタＱ３０、ｎｐｎ型のトランジスタＱ３１を介して接地される。トランジスタＱ３０のベースは、自身のコレクタに接続されるとともにトランジスタＱ２８のベースに接続される。トランジスタＱ３１のベースは、トランジスタＱ２６のベースと接続される。
【００４３】
上記構成の半導体集積回路装置の動作は、第１実施形態におけるそれと同様である。すなわち、出力電流Ｉｏｕｔにより変化する電位差ΔＶｓに応じた制御電流Ｉｃｔが電極ＴＵＢに供給される。この結果、第１実施形態と同様の動作が行われる。
【００４４】
第２実施形態によれば、第１実施形態と同様の効果を得られる。さらに、第２実施形態では、制御部２において電流測定抵抗素子Ｒｓの両端と接続されるトランジスタＱ２２およびトランジスタＱ３０がｐｎｐ型である。このため、例えば出力端子ＯＵＴの電位が０Ｖ近くまで低下した場合でも、トランジスタＱ２２およびトランジスタＱ２５はカットオフせずに正常な動作を行うことができる。
【００４５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００４６】
【発明の効果】
以上、詳述したように本発明によれば、素子分離用の拡散領域を有する縦型バイポーラトランジスタにおいて、ラッチアップ現象が発生することを回避しつつ、本来トランジスタを流れる電流が半導体基板に流出することを回避可能な半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体集積回路装置を概略的に示す図。
【図２】図１の装置を実現するための具体的な回路構成の一例を示す図。
【図３】本発明の第１実施形態の変形例に係る半導体集積回路装置を概略的に示す図。
【図４】本発明の第２実施形態に係る半導体集積回路装置を示す図。
【図５】半導体基板に形成された縦型バイポーラトランジスタの一般的な構造を示す断面図。
【図６】図５の等価回路を示す図。
【図７】図６の回路のバイアスのかけ方の一例を示す図。
【図８】図６の回路のバイアスのかけ方の一例を示す図。
【図９】図６の回路のバイアスのかけ方の一例を示す図。
【図１０】図９のバイアスのかけ方による問題点を示す図。
【符号の説明】
Ｑ１…トランジスタ、Ｑ２、Ｑ３…寄生トランジスタ、ｒ…分布抵抗、１…電流測定部、２…制御部、Ｒｔ…抵抗素子、Ｉｏｕｔ…出力電流、Ｉｍ…電流値信号、Ｉｃｔ…制御電流、Ｅ…エミッタ電極、Ｂ…ベース電極、Ｃ…コレクタ電極、ＴＵＢ…分離用拡散領域電極、ＳＵＢ…基板電極。
Claims (5)
- 第１導電型の半導体基板と、
前記半導体基板の表面に形成された第２導電型の第１拡散領域と、
前記第１拡散領域内に形成された第１導電型の第２拡散領域と、
前記第２拡散領域内に形成された第２導電型の第３拡散領域と、
前記第３拡散領域内に形成された第１導電型の第４拡散領域と、
前記第２拡散領域または第４拡散領域を流れる電流の電流値を測定し、且つ測定された電流値に応じた電流値信号を出力する、電流測定部と、
前記電流値信号を供給され、且つ前記電流値信号に応じた制御電流を前記第１拡散領域に供給する、制御部と、
一端が前記第１拡散領域と接続され、且つ他端が前記第２拡散領域と接続された、第１抵抗素子と、
を具備することを特徴とする半導体集積回路装置。 - 前記制御電流は、前記電流値信号に比例した信号であることを特徴とする請求項１に記載の半導体集積回路装置。
- 前記電流測定部は第２抵抗素子により構成されることを特徴とする請求項１または２に記載の半導体集積回路装置。
- 前記制御部は、差動増幅回路により構成され、且つ前記第２抵抗素子の一端と他端との間の電位差を増幅し、且つ前記増幅された電位差に応じた前記制御電流を供給することを特徴とする請求項３に記載の半導体集積回路装置。
- 前記第２抵抗素子の前記一端および他端は、前記差動増幅回路の入力部を構成するｐｎｐ型のトランジスタのベースに接続されることを特徴とする請求項４に記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003026226A JP3910919B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体集積回路装置 |
| US10/408,260 US6768145B1 (en) | 2003-02-03 | 2003-04-08 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003026226A JP3910919B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241423A true JP2004241423A (ja) | 2004-08-26 |
| JP3910919B2 JP3910919B2 (ja) | 2007-04-25 |
Family
ID=32709274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003026226A Expired - Fee Related JP3910919B2 (ja) | 2003-02-03 | 2003-02-03 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6768145B1 (ja) |
| JP (1) | JP3910919B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1236533B (it) | 1989-10-09 | 1993-03-11 | Sgs Thomson Microelectronics | Circuito di protezione da sovratensioni negative per transistori pnp verticali isolati. |
| IT1239497B (it) | 1990-03-29 | 1993-11-03 | Sgs Thomson Microelectronics | Disposizione circuitale per prevenire fenomeni di innesto in transistori pnp verticali con collettore isolato |
| EP0606160A1 (en) * | 1993-01-08 | 1994-07-13 | National Semiconductor Corporation | Protection circuit used for deactivating a transistor during a short circuit having an inductive component |
| US5475340A (en) | 1994-05-23 | 1995-12-12 | Delco Electronics Corporation | Active biasing circuit for an epitaxial region in a fault-tolerant, vertical pnp output transistor |
-
2003
- 2003-02-03 JP JP2003026226A patent/JP3910919B2/ja not_active Expired - Fee Related
- 2003-04-08 US US10/408,260 patent/US6768145B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6768145B1 (en) | 2004-07-27 |
| JP3910919B2 (ja) | 2007-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631567A (en) | PNPN integrated circuit protective device with integral resistor | |
| JP4960808B2 (ja) | 半導体温度センサ | |
| JP2004342089A (ja) | 電子的構成部分を作動させる駆動回路 | |
| US5338986A (en) | Latch-up resistant CMOS output circuit | |
| JP2006269902A (ja) | 半導体集積回路 | |
| JP2006270373A (ja) | コンパレータ | |
| EP1181773B1 (en) | Overvoltage protection | |
| JP2004241423A (ja) | 半導体集積回路装置 | |
| JP2006078204A (ja) | 電流検出回路 | |
| JP4214879B2 (ja) | 定電流回路 | |
| JPH04312968A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP4778203B2 (ja) | ラッチアップによる電流の流れを防止できる半導体装置 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JP2722762B2 (ja) | 差動増幅器 | |
| JP2007193623A (ja) | 定電流回路 | |
| JP2000286344A (ja) | カレントミラー回路及び該回路を用いた発光素子の駆動回路 | |
| JP3437831B2 (ja) | Ｃｍｏｓ出力回路 | |
| JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JP2003347426A (ja) | Ｃｍｏｓ出力回路 | |
| JP2008166905A (ja) | カレントミラー回路 | |
| JP2006332214A (ja) | 半導体集積回路 | |
| JPH08316740A (ja) | 集積回路における寄生ダイオードの順方向のバイアスを 防止する方法および回路 | |
| JPH06196633A (ja) | 演算増巾器 | |
| JPH04355696A (ja) | ファンモータドライバ回路およびモータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |