NL8501202A - Teller-comparator-schakeling en microprocessor met multiple simultaan aan te sturen uitgangen. - Google Patents

Description

» * PHN 11.362 ! N.V. Philips’ Gloeilampenfabrieken te Eindhoven.

Teller- comparator-schakeling en microprocessor met multiple simultaan aan te sturen uitgangen.

De uitvinding heeft betrekking op een schakeling, die is voorzien van een teller en een ccmparatoreenheid met stuursignaaluitgang, waarop bij het bereiken door de teller van een in de cornparatcreenbeid opgeslagen tellerstand, een stuursignaal wordt opgewekt.

5 De uitvinding heeft verder betrekking op een programmeerbare processor voor digitale signaalbewerking, die een arithmetische en logische eenheid, een prograirmageheugen, verscheidene registers en ccnmunicatiemiddelen in de vorm van in- en uitgangsregisters en busverbindingsmiddelen voor het verbinden van de genoemde onderdelen 10 met elkaar en met de buitenwereld bevat.

De uitvinding heeft tevens betrekking qp voornoemde schakelingen en programmeerbare raicroprocessen, die op een halfgeleidersubstraat zijn geïntegreerd.

Bij digitale schakelingen zoals processoren en stuureenheden 15 kamt het vaak voor dat uitgangslijnen of interne lijnen bestuurd moeten worden afhankelijk van de stand van een teller. Deze teller telt bijvoorbeeld klokpulsen ("timer") of externe ingangspulsen ("event counter"). De stand van de teller waarbij een signaal cp de lijn gegeven moet worden, wordt vastgelegd in een vergelijkingsregister. Een verge-20 lijkschakeling vergelijkt de stand van de teller met de inhoud van het register. Wanneer een gelijkheid gevonden wordt, wordt een signaal gegeven, waardoor bijvoorbeeld de stand van een uitgangsregister verandert of een interrupt wordt gegenereerd. Op deze wijze meet voor elke lijn, die aldus bestuurd moet worden, voorzien worden in een 25 register en een vergelijkschakeling.

Qn voor een gegeven aantal te besturen lijnen het aantal vergelijkschakelingen te verminderen kan een oplossing toegepast worden zoals in de microcontroller 8096 van Intel (beschreven in het weekblad ElectroniPDesign van 5 augustus 1982, pagina's 165-173). Hierbij 30 wordt gebruik gemaakt van êén vergelijker (comparator) en een "content addressable memory" on de gegeven tellerstarden en de daarbij behorende te besturen lijnen vast te leggen. Uitgangen van de "content addressable memory" zijn daartoe naar een uitgangsschakeling gevoerd, die ook het S5C1202 4 \f PHN 11.362 2 uitgangssignaal van de vergelijker ontvangt. De uitgangsschakeling gebruikt bij ontvangst van het uitgangssignaal van de vergelijker het commando-field uit het "content addressable memory" om de uitgangslijnen te sturen. Een dergelijke oplossing voldoet vel aan de gestelde eisen : 5 op een exact tijdstip en bij gebruik van slechts een ccmparatoreenheid een aantal uitgangslijnen (simultaan) sturen, maar is echter relatief duur, hetgeen van nadeel is.

Het is het doel van de uitvinding om in een schakeling of programmeerbare processor te voorzien, waarmee afhankelijk van verschillende 10 tellerstanden (met een hoge herhalingssnelheid en simultaan) met gebruik van slechts een camparatoreenheid een gewenst aantal uitgangslijnen kunnen worden bestuurd, en die desondanks goedkoop is.

Een schakeling volgens de uitvinding heeft daartoe het kenmerk, dat tenminste in een kwalificatie-eenheid is voorzien, die eerst 15 in een gegeven logische toestand wordt gebracht en bij het optreden van het genoende stuursignaal, afhankelijk van de logische toestand, een signaal op een of meer uitgaande lijnen opwekt.De schakeling volgens de uitvinding heeft het voordeel, dat een gegeven logische toestand in de kwalificatie-eenheid wordt opgeslagen en de bijbehorende teller-20 stand (= het bijbehorende tijdstip) in de camparatoreenheid, hetgeen betekent dat de middelen die de logische toestand en bijbehorende teller-stand gegenereerd en/of toegevoerd hebben of opgeslagen hielden nu weer beschikbaar zijn voor het bepalen, opslaan of toevoeren van een volgende logische toestand en bijbehorend tijdstip of voor andere 25 operaties.

Een voorkeursuitvoeringsvorm van een schakeling volgens de uitvinding heeft het kenmerk, dat de kwalificatie-eenheid een aantal flipflops en eenzelfde aantal logische poorten bevat, waarbij een uitgang van een flipflop met een ingang van een bijbehorende logische 30 poort is verbonden, waarvan een verdere ingang met de uitgang van de camparatoreenheid is verbonden, en de uitgangen van de poorten de uitgaande lijnen besturen.

De schakeling volgens de uitvinding maakt het mogelijk om net één vergelijkregister en één vergelijker meerdere lijnen te be-35 sturen, afhankelijk van verschillende tellerstanden. Hiervoor is een kwalificatie-eenheid toegevoegd die voor elke te besturen lijn tenminste een flipflop bevat, De stand van deze flipflop bepaalt of de bijbehorende lijn door het resultaat van de vergelijker al of niet bestuurd zal worden.

8501202 EHN 11.362 3 * »

Bij het laden van het vergelijkingsregister, waarmee men de teller-stand bepaalt waarop een signaal gegeven wordt/ wordt ook de kwalifi-catie-eenheid geladen/ waarmee men bepaalt welke lijn of lijnen dit signaal zullen ontvangen.

5 Een programmeerbare processor volgens de uitvinding heeft tot kenmerk/ dat de processor is voorzien van een schakeling volgens een van de voorgaande conclusies. Een dergelijke processor heeft het voordeel, dat na het laden van een gegeven logische toestand en de tellerstand de processor verdere operaties kan uitvoeren zander verdere invloed 10 hoeven te hebben op het moment van het sturen van de verscheidene uit-gangslijnen en ook zonder daardoor te worden gestoord.

Een voorkeursuitvoeringsvorm van een processor volgens de uitvinding heeft het kenmerk, dat ingangen van de comparatcreenheid en van de kwalificatie-eenheid qp de busverbindingsmiddelen zijn aange-15 sloten. Het voordeel van een dergelijke processor is, dat zelfs tijdens het sturen van de uitgangslijnen en dus van het uitgangsregister de busverbindingsmiddelen daarvoor niet nodig zijn, hetgeen betekent dat deze voor andere gebruikers (AUJ, Registers etc.) beschikbaar zijn.

De uitvinding zal worden toegelicht aan de hand van in een 20 tekening weergegeven voorbeelden, in welke tekening : figuur 1 een blokschema van een (geïntegreerde) schakeling volgens de uitvinding toont, figuur 2 een uitvoeringsvoorbeeld van een deel van een schakeling uit figuur 1 toont, 25 figuur 3 een uitvoeringsvoorbeeld van een programmeerbare processor toont, en figuur 4 een detail van de processor uit figuur 3 toont.

Volgens de uitvinding bevat de in de figuur 1 weergegeven schakeling 10 een teller 1, tenminste een ccmparatoreenheid 3, een 30 kwalificatie-schakeling 4, te besturen lijnen 5, een uitgangsregister 7 en busverbindingsmiddelen 8. De teller 1 is een rondlopende teller, die qp ingang 2 telpulsen ontvangt. Voor elke telpuls wordt de stand van de teller één verhoogd respectievelijk één verlaagd. Bij het bereiken van de maximum respectievelijk minimum stand springt de 35 teller 1 naar de minimum respectievelijk maximum stand.

De ccmparatoreenheid 3 bevat een vergelijker 3a en een verge-lijkingsregister 3b. De kwalificatie-eenheid 4 bepaalt qp welke van de lijnen 5 het signaal op uitgang 6 van de vergelijker doorgegeven

H ‘•l ' · V - ‘ J

"·» -· j - y i

4 'Z

PHN 11.362 4 wordt. De lijnen 5 besturen in dit voorbeeld de ingangen van het uitgangs-register 7. De signalen op de lijnen 5 kunnen echter ook voor andere besturingsdoeleinden gebruikt worden.

Via de bi-directionele bus 8 kan het vergelijkingsregister 3b 5 geladen worden en kan de kwalificatie-eenheid 4 geladen warden. Verder kan de teller via bus 8 gelezen worden. Het uitgangsregister 7 kan behalve via de lijnen 5 ook via bus 8 geladen worden. Omwille van de duidelijkheid van de figuur zijn de daarbij benodigde adresseringslijnen niet weergegeven. Wanneer teller 1 een stand bereikt die in het ver-10 gelijkingsregister 3b is qpgeslagen wordt door vergelijker 3a een signaal op uitgang 6 opgewekt. Dit signaal wordt via kwalificatie-eenheid 4 doorgegeven aan sommige lijnen 5. Welke lijnen 5 dit signaal ontvangen wordt bepaald door de stand van de kwalificatie-eenheid 4.

Lijnen 5 zijn verbonden, met ingangen van het uitgangsregister 15 7. Deze ingangen kunnen zijn instelingangen, terugstelingangen of verander ingangen.

De kwalificatie-eenheid 4 kan zoals in figuur 2 is weergegeven opgebouwd zijn uit een aantal flipflops FF1, FF2, .....FF4 en eenzelfde aantal EN-poorten E1, E2, ... E4. De ingangen van de flipflops zijn 20 met bus 8 verbonden. De uitgang van elke flipflop is op een ingang van een bijbehorende EN-poort aangesloten. De tweede ingang van elke EN-poort is met de uitgang van de vergelijker 3b verbonden. De flipflops FF1, FF2, .... FF4 van de kwalificatie-eenheid kunnen nu in een gewenste stand gezet worden, zodat hiermee bepaald wordt welke van de EN-poorten 25 E1, E2, ... E4 het signaal van de vergelijker 3b doorlaat zodra dit optreedt.

Het is duidelijk dat de in figuur 1 weergegeven schakeling 10 bij voorkeur qp een substraat wordt geïntegreerd. De schakeling IJ) is bij voorkeur te gebruiken met een op zich bekende (programmeerbare) 30 processor.

In figuur 3 is een blokschema van een programmeerbare processor 100 volgens de uitvinding weergegeven, die zoals gebruikelijk een arithmetische en logische eenheid 102, enkele speciale functie-registers, zoals onder andere een accumulator 104, een stack pointer 106, 35 een datapointer 108, een B-register 110, dat bij vermenigvuldigen wordt gebruikt, vier in- en uitgangsregisters 112, 114, 116 en 118 en interne busverbindingsmiddelen 120, die de genoemde onderdelen met elkaar verbindt en daardoor communicatie met de buitenwereld mogelijk 2311202 5 <2"· PHN 11.362 5 maakt. De processor 100 te vat verder een prograrttnageheugen 122, een progranmateller 124, die via een adresbas 126 met een programra-adresgeheugen 128 is verbonden, een verder adresregister 130 en een willekeurig toegankelijk geheugen (SRAM) 132. Uiteraard is de processor 100 5 van een tijdsduur- en bsturingseenheid 134 voorzien, die enerzijds op de interne tus 120 is aangesloten en anderzijds in- en uitgangen 136 vanuit en naar de buitenwereld heeft. De in- en uitgangsregisters 112, 114, 116 en 118 hebben en zijn elk via buffer schakelingen 112a, 114a, 116a en 118a toegang tot en toegankelijk vanuit de buitenwereld.

10 Volgens de uitvinding bevat de processor 100 verder een teller 140, ten minste een ccmparatoreenheid 142 en een kwalificatie-eenbeid 144. In het in figuur 3 gegeven voorbeeld heeft de processor 100 een tweede comparatoreenheid 146, een tweede kwalificatie-eenheid 148 en een tijdsregister 150. De werking van de aan de processor 100 15 delen 140 tot en met 150 volgens de uitvinding is als volgt samen te vatten : De kwalificatie-eenheden 144, 148 en de ccmparatoreenheden 142, 146 kunnen elk via de interne bus 120 werden geladen. De teller 140 ontvangt van de tijdsduur- en besturingseenheid 134 pulsen. De teller 140 is een rondlopende teller, die van nul tot een maximum telt en 20 bij een daaropvolgende telpuls naar nul terugspringt en daarbij een overflow signaal opwekt. De comparatoreenheid 142, 146 vergelijkt zijn inhoud met de tellerstand van de teller 140 en geeft een stuursignaal via verbinding 152, 154 aan de kwalificatie-eenheden 144, 148, die daarop zijn inhoud via een directe verbinding 156, 158 in bet uit-25 gangsregister 112 zet. Indien de inhoud van de teller 140 (door gebruik te maken van het stuursignaal op verbinding 152, 154) in een tijdregister 150 wordt gezet, is dat tijdstip voor eventuele verdere berekeningen beschikbaar en wordt daartoe bijvoorbeeld in het geheugen 132 opgeslagen.

Door de toevoeging van de kwalificatie-eenheden 144, 148 de comparator-30 eenheden 142, 146 en de teller 140 aan de cp zich bekende delen van processor 100 is het mogelijk om een van te voren (softwarematig) bepaald exact tijdstip een hoeveelheid informatie vanuit de processor 100 aan de buitenwereld toe te voeren, waarbij de interne bus 120, de ALU 102, de genoeirde speciale registers enz. niet nodig zijn en in hun functio-35 neren niet worden geblokkeerd. Het voordeel hierbij is dat reeds een nieuw tijdstip respectievelijk nieuwe informatie kan worden bepaald, die direct daarna kunnen wcarden benut voor het besturen van de door processor 100 gestuurde inrichtingen.

r ~ V

+.J ** · ./ V j tta ΡΗΝ 11.362 6 ψ·

Het is duidelijk dat de in figuur 3 weergegeven processor 1QQ bij voorkeur op een halfgeleidersubstraat wordt geïntegreerd. De in figuur 3 weergegeven kwalificatie-eenheden 144, 148,cornparator-eenheden 142, 146, teller 140 en uitgangsregister 112 kunnen worden uitgevoerd, 5 zoals aan de hand van figuur 1 en 2 is beschreven. Uit het voorgaande volgt dat elke kwalificatie-eenheid 144, 148 ieder een eigen uitgangsregister kan sturen, die daarvoor dan een aantal Toggle flipflop-schakelingen kunnen bevatten. In figuur 3 is echter het uitgangsregister 112 via uitgangslijnen 156, 158 met beide kwalificatie-eenheden 10 144, 148 verbonden. Een dergelijke opzet kan worden gebruikt om verschillende R - S flipflop-schakelingen van het uitgangsregister 112 door de ene kwalificatie-eenheid 144 in een instel toestand (logische 1) te zetten en door de andere kwalificatie-eenheid 148 in een terugsteltoestand (logische 0) te zetten.

15 Zoals in figuur 3 is weergegeven is het uitgangsregister 112 ook met de bus 120 verbonden, hetgeen de mogelijkheid geeft om onder besturing van de kwalificatieschakeling 144, 148 of van beide een logische toestand op sommige lijnen van die bus 120 al dan niet over te nemen. Een en ander is weergegeven in figuur 4, waar één flipflop 40 20 van liet uitgangsregister 112 is weergegeven. De flipflop 40 heeft een meestergedeelte M en een slaafgedeelte S die elk twee rondgekoppelde invertoren 3^, I^, 1^, bevatten. De uitgang van de invertor is een eerste uitgang Q van de flipflop 40 en de uitgang van een verdere invertor In, die op de uitgang Q is aangesloten, vormt de geïnverteerde 25 uitgang Q van de flipflop 40. De flipflop 40 is verder voorzien van een op een ingangsknooppunt A aangesloten verdere ingang TEST, waarop onafhankelijk van -verdere stuursignalen testsignalen naar de flipflop 40 kunnen worden toegevoerd alsook bijvoorbeeld een "power on clear" signaal, dat na het inschakelen van de voeding voor de processor 100 30 (zie figuur 3) de flipflop _40 in een gewenste logische begintoestand brengt.

De uitgangen D^ en D£ van twee flipfloppen van de kwalificatie-eenheid 144 zijn verbonden met ingangen van een logische poort L, waarvan de uitgang van de flipflop 40 stuurt. De logische poort L 35 ontvangt verder een tijdstuursignaal T dat door de comparatoreenheid 146 wordt gegenereerd op verbinding 154 (zie figuur 3). De flipflop 40 werkt onder besturing van klokpulsen CM (klokpulsen voor het meestergedeelte M en SM klokpulsen voor het slaafgedeelte S).De klokpulsen CS

5 η η 1 •’s A ^ • -/ '*) 'w/ Xj >~is * * PEN 11.362 1 maken transistor TS geleidend en laten het slaafgedeelte £3 de logische toestand van het meestergedeelte M overneiten. Met de klok CM wordt de transistor TM gestuurd en wordt de logische toestand op het punt B door het meestergedeelte M over genomen. Met de weergegeven logische 5 poort L wordt de flipflop 40 net de signalen T, D1 en D2 op de volgende wijze bestuurd :

Is het ccnparatoruitgangssignaal T "laag", dan hebben de signalen D1 en D2 geen invloed op de flipflop 40. Is het signaal T "hoog" dan hebben de signalen D1 en D2 de in de onderstaande tabel 10 geven uitwerking : situatie T D1 D2 logische toestand in flipflop 40 1 hoog laag laag mag niet veranderen 2 hoog hoog laag neemt toestand van "120" over 15 3 hoog laag hoog wordt laag 4 hoog hoog hoog wordt hoog

Situatie 1 is gerealiseerd met behulp van drie parallel geschakelde transistoren T1, T2 en T3, waarlangs de klokpulsen CM 20 naar de transistor TM worden gevoerd. Alleen als de signalen D1, D2 en T allen laag zijn, worden geen klokpulsen CM "doorgelaten". De signalen D1 en D2 hebben dus alleen invloed als het comparator signaal T "hoog” is. Het inverse signaal T wordt op de qp zich bekende wijze verkregen door het signaal T via een invertor te inverteren. Situatie 25 3 en 4 worden gerealiseerd met behulp van twee in serie geschakelde transistoren T4 en T5, waaraan de signalen D2 en T op de stuurelektroden (gates) worden toegevoerd. Het signaal D1 wordt op een hoofdelektrode (drain) toegevoerd. Naargelang de logische toestand(hoog of laag) van het signaal D1 wordt knooppunt B de logische toestand hoog of laag, 30 mits de transistoren T4 en T5 beide geleidend zijn. De logische toestand van knooppunt B wordt, zodra transistor TM geleidend wordt, overgenamen door de flipflop 40.

Situatie 2 dient op te treden, indien de signalen T, D1 en D2 respectievelijk hoog, hoog en laag zijn. De transistor TB moet dan 35 geleidend zijn. Echter indien de signalen D1 en D2 geen invloed mogen hebben op de flipflop 40 (signaal T is laag, dan moet de flipflop 40 voor data op de bus 120 toch toegankelijk blijven. De transistor TB moet daarvoor geleidend zijn. Het voorgaande betekent dat de transistor

pr; ~ ’ * *: O

PHN 11.362 8 TB alleen hoeft te sperren in de situaties 1, 3 en 4. Indien het signaal T laag is dan wordt via invertor aan de stuurelektrcde van transistor TB een "hoog" signaal aangeboden via de als diode geschakelde transistor T6 (opgemerkt, wordt dat ook de uitgang van invertor kan 5 worden gebruikt, hetgeen omwille van de duidelijkheid van de figuur niet is gedaan). Het signaal T wordt aan transistor T7 en het signaal D2 wordt aan transistor T8 toegevoerd. De transistor TB zal worden gesperd, indien het signaal T en het signaal D2 hoog zijn ongeacht de toestand van signaal Dl. Verder zal transistor TB niet sperren als het signaal T 10 hoog is en zowel de signalen D1 en D2 laag (situatie 1), ondat de signalen T , D1 en D2 respectievelijk naar de transistoren T1, T2 en T3 worden toegevoerd. De transistor T1, T2 en T3 zijn in situatie 1 gesperd zodat transistor TM geen klokpuls (en) CM ontvangt en dus is gesperd en er derhalve geen verandering van de logische toestand 15 van flipflop 40 optreedt.

Het hiervoor gegeven detail van de processor 100 uit figuur 3 dient slechts tot voorbeeld. Het is evident dat vele varianten irogelijk zijn.

20 25 30 35 y f!j ->JJ '<J ty ώ i!' t,

Claims (18)

1. Schakeling, die is voorzien van een teller en een comparator-eenheid met stuursignaaluitgang, waarop bij het bereiken door de teller van een in de comparatoreenheid opgeslagen tellerstand, een stuursignaal wordt opgewekt, met het kenmerk, dat ten minste in een kwalificatie- 5 eenheid is voorzien, die eerst in een gegeven logische toestand wordt gebracht en bij het optreden van het genoemde stuursignaal, afhankelijk van de logische toestand, een signaal op een of meer uitgaande lijnen opwekt.

2. Schakeling volgens conclusie 1, met het kenmerk, dat de kwalifi-10 catie-eenheid een aantal flipflops en eenzelfde aantal logische poorten bevat, waarbij een uitgang van een flipflop met een ingang van een bijbehorende logische poort is verbonden, waarvan een verdere ingang met de uitgang van de comparator-eenheid is verbonden, en de uitgangen van de poorten de uitgaande lijnen besturen.

3. Schakeling volgens conclusie 2, met het kenmerk, dat de logische poorten EN-pcorten zijn.

4. Schakeling volgens conclusie 1, met het kenmerk, dat de catpara-tor-eenheid bestaat uit een vergelijkingsregister en een vergelijker.

5. Schakeling volgens conclusie 1, 2, 3 of 4, met hetkennerk, 20 dat de uitgangslijnen verbonden zijn met de ingangen van een uitgangs-register waarbij de signalen op de uitgangslijnen de logische toestand van het uitgangsregister kunnen instellen, terugstellen of inverteren.

6. Schakeling volgens conclusie 5, met het kenmerk, dat het uitgangsregister uitgangsflipfloppen bevat, waarvan het wijzigen van de 25 stand van de uitgangsflipflqp kan bestaan uit het in de 1-stand of het in de 0-stand brengen of het inverteren van de logische toestand van-deze uitgangsflipflqp.

7. Schakeling volgens conclusie 5, met het kenmerk, dat het uitgangsregister uitgangsflipfloppen bevat, waarbij de kwalificatie-eenbeid 30 voor elke uitgangsflipflqp twee flipflops bevat, waarvan de gecombineerde standen vier mogelijkheden qpleveren, waarbij deze mogelijkheden zijn : geen wijziging, in de 1-stand brengen, in de 0-stard brengen of inverteren van de logische toestand van de uitgangsflipflop.

8. Schakeling volgens een van de conclusies 1 tot en met 7, 35 met het kenmerk, dat ten minste in een tweede comparatoreenheid en in een tweede kwalif icatie-eenheid is voorzien, die door een door de tweede cornparatoreenheid opgewekt stuursignaal wordt bestuurd.

9. Schakeling volgens conclusie 8, met het kenmerk, dat de kwalifi- 31 ' - ; v 2 *.« 'V PHN 11.362 10 catie-eenheden dezelfde uitgangslijnen besturen.

10. Schakeling volgens conclusie 8, net het kenmerk, dat beide kwalificatie-eenheden één uitgangsregister sturen.

11. Schakeling volgens conclusie 10, net het kenmerk, dat het 5 uitgangsregister uitgangsflipfloppen bevat met elk een instel- en een terugstelingang, waarbij een eerste, kwalificatie-eenbeid instelingangen en een tweede kwal if icatie-eenhe id terugs telingangen besturen.

12. Schakeling volgens conclusie 5, met het kenmerk, dat het uitgangsregister Toggle flipflop-schakelingen bevat, waarvan de Toggle 10 ingangen met de uitgangslijnen van de kwalificatie-eenheid zijn verbonden.

13. Geïntegreerde schakeling volgens een der voorgaande conclusies.

14. Programmeerbare processor voor digitale signaalbewerking, die een arithmetische en logische eenheid, een programmageheugen, verscbei- 15 dene registers en communicatiemiddelen in de vorm van in- en uitgangs-registers en busverbindingsmiddelen voor het verbinden van de genoeirde onderdelen met elkaar en met de buitenwereld bevat, met het kenmerk, dat de processor is voorzien van een schakeling volgens een van de voorgaande conclusies.

15. Programmeerbare processor volgens conclusie 1, met het ken merk, dat ingangen van de comparatoreenheid en van de kwalificatie-eenheid op de busverbindingsmiddelen zijn aangesloten.

16. Programmeerbare processor volgens conclusie 15, met het kenmerk, dat ingangen van een uitgangsregister rechtstreeks op 25 uitgangen van de kwalificatie-eenheid zijn aangesloten.

17. Programmeerbare processor volgens conclusie 16, met het kenmerk, dat het uitgangsregister verdere ingangen bevat, die op de busverbindingsmiddelen zijn aangesloten.

18. Geïntegreerde programmeerbare processor volgens een van de con-30 clusies 14, 15, 16 of 17. 35 85 0 1 2 0 2