NL8301085A - Digitaal/analoog-omvormer met hoge resolutie. - Google Patents

Digitaal/analoog-omvormer met hoge resolutie. Download PDF

Info

Publication number
NL8301085A
NL8301085A NL8301085A NL8301085A NL8301085A NL 8301085 A NL8301085 A NL 8301085A NL 8301085 A NL8301085 A NL 8301085A NL 8301085 A NL8301085 A NL 8301085A NL 8301085 A NL8301085 A NL 8301085A
Authority
NL
Netherlands
Prior art keywords
stage
chain
resistor
switches
buffer
Prior art date
Application number
NL8301085A
Other languages
English (en)
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of NL8301085A publication Critical patent/NL8301085A/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/78Simultaneous conversion using ladder network
    • H03M1/785Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Η N.0. 31729 1
Digitaal/analoog-omvormer met hoge resolutie.
De uitvinding heeft betrekking op digitaal/analoog-omvormers (in het vervolg aangeduid met D/A-omvormers). Meer in het bijzonder heeft de uitvinding betrekking op omvormers met een hoge resolutie, bijvoorbeeld bestemd voor het omvormen van 16 bit digitale ingangssignalen in 3 corresponderende analoge signalen.
Er bestaat de laatste jaren een groeiende behoefte aan digitaal/ analoog-omvormers met hoge resolutie. De resolutie van bekende typen monolytische omvormers waarin R/2R-laddernetwerken worden gebruikt heeft bij ongeveer 12 bits klaarblijkelijk een praktische grens be-10 reikt. Het is derhalve noodzakelijk gebleken om uit te zien naar andere oplossingen voor dit probleem.
Gebleken is dat in sommige toepassingen de absolute nauwkeurigheid in digitaal/analoog-omvormers van minder belang is dan een goede differentiële lineairiteit en een gegarandeerd monotoon gedrag. In deze zin 15 verbeterde eigenschappen kunnen worden verkregen door D/A-omvormers van het segmenttype, waarin reeksen in serie geschakelde weerstanden worden gebruikt samen met schakelaars die verbinding maken met een geselecteerd knooppunt van de reeks*
Segment-omvormers kunnen worden gerangschikt in een cascade-scha-20 keling zodanig dat een' eerste trap, waarin een van een weerstandsreeks voorziene omvormer is ondergebracht, een groep van hogere orde bits decodeert en een tweede trap de resterende bits van lagere orde decodeert. Een niet lineaire omvormer van een dergelijk algemeen type is door Gryzbowski en anderen beschreven in het artikel "Non-linear Func-25 tions from D/A Converters", Electronic Engineering 1971, pagina's J
48-51. De in dat artikel beschreven omvormer is bestemd voor samenwer- t king met relaisschakelaars en niet met moderne halfgeleiderschakelele- ' menten. Het Amerikaanse octrooischrift 3.997.892 toont een (niet-line-air) omvormerontwerp van het cascade-type bestemd voor gebruik met 30 halfgeleiderschakelelementen. In dit ontwerp omvatten zowel de eerste als de tweede trap een van een weerstandsreeks voorziene omvormer van het segmenttype. Het omvormerontwerp omvat verder bufferversterkers om te voorkomen dat de weerstandsreeks in de tweede trap wordt belast door de weerstandsreeks in de eerste trap.
35 Alhoewel de bovengenoemde uit de stand der techniek bekende omvor mers zekere aantrekkelijke eigenschappen bezitten zijn ze niet in staat om de in veel toepassingen thans vereiste hoge resolutie te realiseren. 1 i
De uitvinding heeft nu ten doel om deze aan de inrichtingen uit de ! 8301085 ! _i 2 . Λ stand der techniek klevende nadelen te overwinnen.
Volgens een voorkeursuitvoeringsvom van de uitvinding, die in het volgende nog in meer detail zal worden beschreven, verschaft de uitvinding een tweetraps cascade-omvormer waarin de eerste trap een in serie 5 geschakelde weerstandsketen-segmentomvormer omvat. Schakelmiddelen worden bestuurd door de hogere ordebits van het digitale ingangssignaal cm in een van beide richtingen langs de weerstanden te stappen zodanig dat verbindingen worden gemaakt met de spanning over een willekeurige geselecteerde weerstand uit de keten. Zoals in het bovengenoemde Amerikaan-10 se octrooischrift 3.997.892 is beschreven wordt de spanning over de geselecteerde weerstand uit de keten op zijn-beurt toegevoerd via een paar bufferversterkers aan de ingangsaansluitingen van de omvormer in de tweede trap. Deze laatste omvormer voert een interpolatie uit binnen het geselecteerde spanningsgebied van de eerste trap in overeenstemming 15 met een groep bits van lagere orde in het digitale ingangssignaal.
In overeenstemming met een belangrijk kenmerk van de uitvinding worden de rollen van de bufferversterkers verwisseld bij iedere opwaartse (of neerwaartse) stap langs de weerstandsketen in de eerste trap. Daarmee worden eventuele differentiële niet-lineairiteitsfouten 20 als gevolg van een offset-misaanpassing tussen de bufferversterkers geëlimineerd of althans geminimaliseerd, waardoor het mogelijk wordt om een zeer hoge resolutie te bereiken terwijl toch conventionele componenten en werkwijzen worden toegepast.
Wanneer het digitale ingangssignaal het noodzakelijk maakt dat de 25 bufferversterkers in opwaartse richting worden verschoven van een weerstand in de keten naar een volgende weerstand in de keten, dan werkt het schakelstelsel op eenvoudige wijze door slechts een aansluiting per keer te verschuiven op een zogenaamde "haasje over" wijze. Dat wil zeggen de verbinding tussen een bufferversterker en een knooppunt van de 30 keten wordt verschoven naar het knooppunt voorbij het knooppunt waaraan de andere bufferversterker is gekoppeld, terwijl de verbinding tussen deze andere bufferversterker en de weerstandsketen ongewijzigd blijft. Op deze wijze worden de verbindingen tussen versterkers en de weerstandsketen op effectieve wijze veranderd bij elke opwaartse of neer-35 waartse beweging langs de keten, waarmee eventuele nadelige effecten van een offset-misaanpassing tussen de versterkers worden geminimaliseerd.
Bij het op dergelijke wijze bedrijven van de schakelmiddelen zal het duidelijk zijn dat de spanning op de ingangen van de bufferverster-40 kers bij iedere opwaartse of neerwaartse stap langs de weerstandsketen 8301085 ** -♦ 3 van polariteit wisselt. In de samenhangende Amerikaanse octrooiaanvrage 272.053 wordt de correcte polariteit voor de omvormer in de tweede trap hersteld door een omkeerschakeling in de uitgangstrappen van de buffer-versterkers, dat wil zeggen een deel van de schakeling dat volgt op het 5 gedeelte waarin de onderlinge verwisseling van de bufferversterkers wordt gerealiseerd. In de onderhavige aanvrage vindt dit omschakelen niet plaats. In plaats daarvan wordt het gewenste functionele resultaat verkregen door de ingangsaansluitingen van de omvormer in de tweede trap te verwisselen tijdens het realiseren van de verbindingen naar de 10 elementen van een R-2R-laddernetwerk in derze tweede trap bij elke opwaartse of neerwaartse stap langs de weerstandsketen. Het eindeffect is i hetzelfde als dat van een uniforme polaire relatie tussen de ingangs-spanning naar de tweede trapsomvormer en alle digitale ingangssigna- j len.
15 Figuur 1 toont een schema van een voorkeursuitvoeringsvorm van de uitvinding.
Figuur 2 toont een diagram ter verklaring van de schakelvolgorde | tijdens het opwaarts (of neerwaarts) stappen langs de weerstandsketen j in de eerste trap.
20 Figuur 3 toont een waarheidstabel voor de segmentschakelaar-deco- deereenheid uit figuur 1.
In figuur 1 is een digitaal/analoog-omvormer van het cascadetype ! getoond, omvattende een eerste traps omvormer 10 en een tweede traps ' omvormer 12. De eerste trap omvat in principe een reeks van weerstanden 25 14, bijvoorbeeld met gelijke Ohmsche weerstandswaarden voor een lineai re omvorming, en aangesloten op een referentiespanning, aangegeven met VR+ en VR_. Een digitaal bestuurd schakelstelsel 16 zorgt voor het realiseren van een selectieve verbinding met een willekeurig aangrenzend paar opeenvolgende knooppunten tussen de weerstanden. De scha-30 kelaars worden bestuurd door stuursignalen die worden vertegenwoordigd door de pijlen S0 tot en met S16 en worden gegenereerd door een seg- mentschakelaardecodeereenheid 18 uitgaande van een groep van vier hogere orde bits uit een digitaal ingangssignaal van 16 bit dat aangeboden wordt aan de digitale dataschakeling 20. ! 35 Als de hogere ordebits zich wijzigen, dan worden de verbindingen | met de knooppunten van de keten van weerstanden door de schakelaars 16 stapsgewijze in opwaartse (of neerwaartse) richting veranderd zodanig dat de spanning over een geselecteerde weerstand uit de keten van weerstanden wordt aangeboden aan een paar bufferversterkers Al, A2 die de 40 ingangsaansluitingen INI en IN2 van de tweedetraps omvormer 12 bestu- 8301085 _I_i •r <·.
4 ren. Dit opwaarts (of neerwaarts) stappen langs de weerstandsketen wordt uitgevoerd op een zodanige wijze dat bij iedere stapvormige verandering slechts een verbinding wordt gewijzigd.
Figuur 2 toont op een enigszins schematische wijze de omschakelcy-5 dus bij het stapsgewijze opwaarts (of neerwaarts) wijzigen van de verbindingen met de weerstandsketen. Uit de figuur blijkt dat uitgaande van een "start"-positie onder aan de keten het schakelproces ervoor zorgt dat allereerst de verbinding (1) aan de linker zijde opwaarts beweegt, vervolgens beweegt de verbinding (2) aan de rechter zijde, enz. 10 Deze procedure kan worden vergeleken met de wijze waarop een persoon een trap oploopt, waarbij telkens de voorste voet een trede hoger wordt geplaatst als de trede waar de andere voet zich op dat moment bevindt. De procedure kan derhalve worden beschouwd als het “opklimmen" langs de weerstandsketen of, op enigszins andere wijze uitgedrukt, het "haasje 15 over springen" langs de weerstandsketen. Een waarheidstabel voor de segmentschakelaars is getoond in figuur 3.
Door het aanhouden van een dergelijke stapvormige schakelprocedure in de beschreven omvormerconfiguratie worden de rollen van de buffer-versterkers Al, A2 bij iedere stap tijdens het "opklimmen" van de scha-20 kelaars langs de weerstandsketen verwisseld. Mathematisch kan worden aangetoond dat deze rolverwisseling van de versterkers, door vanaf een knooppunt te schakelen naar een ander knooppunt zodanig dat telkens een knooppunt wordt overgeslagen, de differentiële niet-lineairiteitsfou-ten, die anders zouden kunnen optreden als gevolg van offset-misaanpas-25 sing tussen de versterkers, elimineert of althans op significante wijze minimaliseert.
De tweede traps omvormer 12 omvat ewen bekende omvormer waarin een R/2-R laddernetwerk wordt toegepast met de ladderschakelaars 30 van het CMOS-type welke in de spanningsmodus worden bedreven. Het diagram is 30 vereenvoudigd zodat slechts een beperkt aantal van de 12 bit schakelaars die in werkelijkheid in de CMOS D/A-omvormer aanwezig zijn in de figuur zichtbaar zijn. De ingangsaansluitingen INI en IN2 ontvangen de geselecteerde segmentspanning van de eerder beschreven bufferversterkers Al, A2 en leveren corresponderende potentialen aan een paar toe-35 voerleidingen 32, 34. De schakelaars 30 doen dienst voor het koppelen van de shunt-benen van de R/2R-ladder met de een of andere toevoerlei-ding in overeenstemming met een 12 bit logisch signaal dat aan de scha-kelaaraansluitingen wordt aangeboden. Een extra schakelaar 36 is aangesloten om de ladderafsluitweerstand 38 te verbinding met de een of an-40 dere toevoerleiding in overeenstemming met de binaire toestand van het 8301085 5 vierde bit van het 16 bit ingangssignaal.
De schakelstapprocedure die in het bovenstaande is beschreven zorgt ervoor dat de polariteit van de aan de bufferversterkers Al, A2 omkeert bij iedere opwaartse (of neerwaartse) stap langs de weerstands-5 keten. In de bovengenoemde samenhangende Amerikaanse octrooiaanvrage 272.053 worden de effecten van deze omkering geëlimineerd door een om-keerschakelconfiguratie aangebracht in de uitgangscircuits van de buf-ferverversterkers. In de onderhavige uitvoeringsvorm is er geen sprake van een dergelijke omkeerschakeling, en de polariteitsomkering wordt 10 geëlimineerd door besturing van de groep schakelaars 30 via een corresponderende groep exclusieve OF-schakelingen 40 die als êêa ingangssignaal het binaire signaal van het vierde databit ontvangen alsmede door middel van de verdere schakelaar 36 die op soortgelijke wijze wordt bestuurd door het vierde databit. Deze logische schakeling 40 doet dient 15 voor het realiseren van de gewenste polariteitsomkering door omschakeling van de verbindingen tussen de toevoerleidingen 32, 34 en de corresponderende ladderelementen voor elke opwaartse of neerwaartse stap langs de keten van weerstanden 14. Elk van deze schakelaarwisselingen kan als het ware in beeld worden gebracht door het weerstandsnetwerk 20 "op zijn kop te zetten" met betrekking tot de toevoerleidingen 32, 34.
Meer in het bijzonder worden de digitale stuursignalen die aan de lad-derschakelaars 30 worden aangeboden, afwisselend amgeschakeld vanaf een ware versie van de lagere 12 bits naar een complement van dit 12 bit signaal terwijl de segmentschakelaars 16 opwaarts of neerwaarts langs 25 de weerstandsketen 14 stappen. In synchronisatie daarmee verandert de schakelaar 36 telkens van positie zodanig dat de afsluitweerstand 38 wordt omgeschakeld van de ene toevoerleiding naar de andere, zodanig dat de weerstand altijd verbonden is met die toevoerleiding die de laagste potentiaal heeft.
30 Het resultaat van deze op logische wijze uitgevoerde schakelproce- dure is dat automatisch het juiste uitgangssignaal Vq wordt geproduceerd ongeacht de rolwisseling van de bufferversterkers Al, A2 terwijl de segmentschakelaars 16 opwaarts of neerwaarts stappen langs de keten van weerstanden 14.
35 Alhoewel een voorkeursuitvoeringsvorm van de uitvinding in het bo venstaande in detail is beschreven wordt erop gewezen dat de uitvoeringsvorm alleen bij wijze van illustratie van de uitvinding is gegeven en dat de uitvinding daartoe niet is beperkt. Het zal verder duidelijk zijn dat binnen het kader van de uitvinding diverse wijzigingen en mo-40 dificaties voor een deskundige mogelijk zijn; 8301085 i i i

Claims (2)

1. Tweetraps digitaal/analoog-omvormer waarin de eerste trap een groep van hogere ordebits decodeert en de tweede trap de resterende la-* gere ordebits decodeert, met het kenmerk, dat de eerste trap voorzien 5 is van een serieketen van weerstanden die worden bekrachtigd door een referentiespanning en eerste schakelaarmiddelen die reageren op de genoemde hogere ordebits voor het opwaarts of neerwaarts stappen langs de keten van weerstanden teneinde eerste en tweede verbindingen te maken met een respectievelijk willekeurig paar van aangrenzende knooppunten 10 in de genoemde keten van weerstanden teneinde een willekeurige spanning gekozen uit de spanningen die optreden over de weerstanden van de genoemde keten te produceren op eerste en tweede referentieleidingen; eerste en tweede bufferversterkers waarvan de ingangsschakelingen zijn gekoppeld met de genoemde referentieleidingen respectievelijk rea-15 geren op de geselecteerde knooppuntsspanningen teneinde een spanning op te wekken voor de ingang van de genoemde tweede traps omvormer; welke eerste schakelmiddelen ervoor zorgen dat tijdens elke opwaartse (of neerwaartse) stap langs de weerstandsketen de rollen van de genoemde bufferversterkers bij elke opwaarts (of neerwaartse) stap 20 langs de keten worden verwisseld door de verbinding naar slechts een van de genoemde knooppunten te wijzigen, zodanig dat de corresponderende bufferversterker wordt aangesloten op het knooppunt dat ligt voorbij het knooppunt waarop de andere bufferversterker is aangesloten waarbij de verbinding tussen deze genoemde andere bufferversterker en zijn be-25 treffende knooppunt in de weerstandsketen ongewijzigd blijft, waarbij de genoemde bufferversterkers afwisselend worden aangesloten op opeenvolgende knooppunten van de genoemde weerstandsketen terwijl de eerste schakelmiddelen langs de verbindingen van de keten in opwaartse (of neerwaartse) richting stappen; 30 middelen die de uitgangen van de genoemde bufferversterkers koppe len met de respectievelijke ingangen van de tweede trap van de genoemde omvormer; een R-2R serie/shunt-weerstandsladdernetwerk voor de genoemde tweede traps omvormer; 35 een groep van transistorschakelaars die elk dienst doen voor het verbinden van een respectievelijke shuntweerstand afwisselend met de een of de ander van de genoemde ingangsaansluitingen in overeenstemming met de binaire toestand van een aangeboden schakelsignaal; een verdere transistor die dienst doet voor het afwisselend ver-40 binden van de afsluitweerstand met de een of ander van de genoemde in- 8301085 gangsaansluitingen in overeenstemming met de binaire toestand van een aangeboden schakelsignaal; middelen voor het toevoeren van de genoemde bits van lagere orde aan de genoemde groep van respectievelijke transistorschakelaars; 5 welke middelen omvatten logische middelen die reageren op het di gitale ingangssignaal teneinde afwisselend (1) de lagere orde bits direct toe te voeren aan de groep van schakelaars, en (2) het complement van de genoemde bits toe te voeren aan de groep van schakelaars bij elke (opwaartse of neerwaartse) stap van de eerste schakelmiddelen langs 10 de keten van weerstanden; en middelen die synchroon met de genoemde eerste schakelaarmiddelen worden bedreven voor het afwisselend besturen van de genoemde verdere trasistor bij elke opwaartse (of neerwaartse) stap van de genoemde eerste schakelmiddelen langs de weerstandsketen; 15 waarbij de rolwisseling van de genoemde bufferversterkers die ont staat door de genoemde afwisselende aansluiting van de bufferversterkers op de opeenvolgende knooppunten dienst doet voor het minimaliseren van de differentiële niet-lineairiteitsfouten die anders zouden kunnen ontstaan als gevolg van offset-misaanpassing tussen de bufferverster-20 kers.
2. Inrichting volgens conclusie 1, met het kenmerk, dat de genoemde tweede traps omvormer een CMOS-omvormer is waarin CMOS-spannings-schakelaars worden toegepast. | ************ ' i i 8301085
NL8301085A 1982-03-29 1983-03-28 Digitaal/analoog-omvormer met hoge resolutie. NL8301085A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/363,144 US4491825A (en) 1981-06-09 1982-03-29 High resolution digital-to-analog converter
US36314482 1982-03-29

Publications (1)

Publication Number Publication Date
NL8301085A true NL8301085A (nl) 1983-10-17

Family

ID=23429006

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8301085A NL8301085A (nl) 1982-03-29 1983-03-28 Digitaal/analoog-omvormer met hoge resolutie.

Country Status (7)

Country Link
US (1) US4491825A (nl)
JP (1) JPS5915325A (nl)
CA (1) CA1192311A (nl)
DE (1) DE3311067A1 (nl)
FR (1) FR2524226B1 (nl)
GB (1) GB2118386B (nl)
NL (1) NL8301085A (nl)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193621A (ja) * 1983-04-18 1984-11-02 Toshiba Corp デジタル−アナログ変換回路
DE3405438A1 (de) 1984-02-15 1985-08-29 Siemens AG, 1000 Berlin und 8000 München Integrierbarer analog/digitalwandler
US4543560A (en) * 1984-02-17 1985-09-24 Analog Devices, Incorporated Two-stage high resolution digital-to-analog converter
US4665380A (en) * 1985-07-15 1987-05-12 Brooktree Corporation Apparatus for converting between digital and analog values
DE3526461A1 (de) * 1985-07-24 1987-01-29 Telefunken Electronic Gmbh Widerstandskette
US5014054A (en) * 1987-07-22 1991-05-07 Nippondenso Co., Ltd. Digital-to-analog converter of the resistor string type
DE3781277D1 (de) * 1987-10-09 1992-09-24 Ibm Geraet zur aufloesungsausdehnung eines n-bit-ohmschen digital-analog-umsetzers in einen (n+p)-bit-digital-analog-umsetzer.
US4940978A (en) * 1988-05-23 1990-07-10 Zenith Electronics Corporation Stepwise adjusted digital to analog converter having self correction
JPH0449944Y2 (nl) * 1988-12-28 1992-11-25
EP0472372A3 (en) * 1990-08-18 1994-06-15 Fujitsu Ltd Digital-to-analog converter having variable circuit parameters
JPH04135323A (ja) * 1990-09-27 1992-05-08 Nec Corp ディジタルアナログ変換回路
US5111205A (en) * 1990-12-18 1992-05-05 Vlsi Technology, Inc. Digital-to-analog and analog-to-digital converters
US5283579A (en) * 1992-03-06 1994-02-01 Micro Power Systems, Inc. Digital to analog converter having high multiplying bandwidth
DE4215315C1 (en) * 1992-05-09 1993-09-23 Vdo Adolf Schindling Ag, 60487 Frankfurt, De Rotation angle sensor for IC engine throttle valve - feeds signals via R=2R D=A converter and single transmission line to remote A=D converter and evaluation circuit
US5283580A (en) * 1992-09-28 1994-02-01 Motorola, Inc. Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
AT411416B (de) * 1993-02-26 2003-12-29 Austria Mikrosysteme Int Schaltungsanordnung zur bestimmung des teilerverhältnisses zweier messwiderstände mit einem a/d-umsetzer
US5402126A (en) * 1993-04-30 1995-03-28 Texas Instruments Incorporated Method and apparatus for digital to analog conversion using gaas HI2 L
US5495245A (en) * 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
EP0915361A4 (en) * 1997-04-22 1999-12-22 Matsushita Electric Ind Co Ltd DRIVER CIRCUIT FOR ACTIVE MATRIX LIQUID CRYSTAL DISPLAY
US5969657A (en) * 1997-07-22 1999-10-19 Analog Devices, Inc. Digital to analog converter
US5952948A (en) * 1997-09-24 1999-09-14 Townsend And Townsend And Crew Llp Low power liquid-crystal display driver
US6181263B1 (en) * 1999-02-26 2001-01-30 Linear Technology Corp. Signal processor
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
JP3246498B2 (ja) * 1999-11-30 2002-01-15 ヤマハ株式会社 ディジタル/アナログ変換器
JP3281621B2 (ja) * 1999-12-21 2002-05-13 松下電器産業株式会社 高精度da変換回路
JP4630488B2 (ja) * 2001-05-31 2011-02-09 パナソニック株式会社 デジタル・アナログ変換回路
KR100477158B1 (ko) * 2001-12-18 2005-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서
JP2003224477A (ja) * 2002-01-28 2003-08-08 Sharp Corp D/aコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置
JP2003318264A (ja) * 2002-04-19 2003-11-07 Rohm Co Ltd 出力特性可変型半導体集積回路装置
US7621743B2 (en) * 2002-11-26 2009-11-24 Orthodontic Research And Development, S.L. Orthodontic bracket
US20060051721A1 (en) * 2002-11-26 2006-03-09 Luis Carriere Lluch Improvements to orthodontic supports applicable to teeth
US6995701B1 (en) * 2004-03-02 2006-02-07 Maxim Integrated Products, Inc. Multichannel high resolution segmented resistor string digital-to-analog converters
US7015847B1 (en) 2005-02-11 2006-03-21 Analog Devices, Inc. Digital to analog converter
US7248192B2 (en) * 2005-11-03 2007-07-24 Analog Devices, Inc. Digital to analog converter and a ground offset compensation circuit
US7585171B2 (en) * 2006-05-04 2009-09-08 World Class Technology Corporation Orthodontic bracket with rotary ligating cover
US7580288B2 (en) * 2006-05-24 2009-08-25 Freescale Semiconductor, Inc. Multi-level voltage adjustment
US7425912B2 (en) * 2006-06-23 2008-09-16 Analog Devices, Inc. Digital-to-analog converter with controlled buffered inputs
US7963767B2 (en) * 2007-07-23 2011-06-21 Ultradent Products, Inc. Self-ligating orthodontic bracket with sliding ligation cover
US8803722B2 (en) 2012-06-19 2014-08-12 International Business Machines Corporation Resistor-2 resistor (R-2R) digital-to-analog converter with partial resistor network reconfiguration
US9124296B2 (en) 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8912940B2 (en) 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8912939B2 (en) 2012-12-14 2014-12-16 Analog Devices Technology String DAC leakage current cancellation
US8907832B2 (en) 2013-03-15 2014-12-09 Qualcomm Incorporated Polarity compensating dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
US9077376B2 (en) 2013-03-15 2015-07-07 Analog Devices Global Multiple string digital to analog converter comprising a control circuit
US8884799B2 (en) 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
US8978005B2 (en) 2013-06-06 2015-03-10 International Business Machines Corporation Network reconfiguration in a data converter for improved electrical characteristics
JP2017195530A (ja) * 2016-04-21 2017-10-26 株式会社デンソー 電子制御装置
US10574247B1 (en) 2018-09-14 2020-02-25 Analog Devices Global Unlimited Company Digital-to-analog converter transfer function modification
US10862502B2 (en) 2019-03-04 2020-12-08 Analog Devices International Unlimited Company ADC output drift correction techniques
CN111913519B (zh) * 2019-05-09 2022-06-21 无锡华润上华科技有限公司 信号转换器、电阻分压网络及其线性度补偿方法
CN111282159A (zh) * 2020-01-30 2020-06-16 哈尔滨理工大学 面向呼吸运动信号准相位超分辨电路的电阻链分配方法
US11648400B2 (en) 2020-10-09 2023-05-16 Medtronic, Inc. Thermometric-R2R combinational DAC architecture to improve stimulation resolution

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997892A (en) * 1973-07-27 1976-12-14 Trw Inc. Digital to analog converter with improved companding
WO1981000653A1 (en) * 1979-08-29 1981-03-05 T Lode Cyclic digital-to-analog conversion system
US4338591A (en) * 1981-06-09 1982-07-06 Analog Devices, Incorporated High resolution digital-to-analog converter

Also Published As

Publication number Publication date
GB2118386B (en) 1986-03-26
US4491825A (en) 1985-01-01
GB2118386A (en) 1983-10-26
DE3311067A1 (de) 1983-09-29
GB8308347D0 (en) 1983-05-05
FR2524226A1 (fr) 1983-09-30
JPS5915325A (ja) 1984-01-26
FR2524226B1 (fr) 1989-05-12
CA1192311A (en) 1985-08-20

Similar Documents

Publication Publication Date Title
NL8301085A (nl) Digitaal/analoog-omvormer met hoge resolutie.
US4338591A (en) High resolution digital-to-analog converter
US3982172A (en) Precision current-source arrangement
EP1239593B1 (en) A/D converter
JPH0767086B2 (ja) 二段高分解能ディジタル―アナログ変換器
GB2069265A (en) D/a converters
FR2576167A1 (fr) Convertisseur numerique-analogique a fonctions multiples
NL8703128A (nl) Digitaal-analoog-omzetter.
KR960016161A (ko) 전류원 구동 변환기
KR0135424B1 (ko) 상보적인 전압 보간 회로
EP0418184B1 (en) Push pull double digital-to-analog converter
JPS62130025A (ja) 直列デジタル・アナログ変換器
NL8600963A (nl) Digitaal/analoog-omzetter.
NL8802428A (nl) Digitaal-naar-analoog omzetter met schakelwerkingscompensatie.
JPH05235771A (ja) 乗算ディジタル−アナログ変換回路
JP2837726B2 (ja) ディジタル・アナログ変換器
JPH1013233A (ja) 線形型デイジタルアナログ変換器及びその駆動方法
FR2666185A1 (fr) Convertisseur analogique/numerique a interpolation.
JP2005524277A (ja) デジタル−アナログ変換
JPH05175849A (ja) Daコンバータ
JP2001160757A (ja) ディジタル・アナログ変換器
JP3474492B2 (ja) D/a変換回路
JP3209237B2 (ja) A/d変換器
NL8802427A (nl) Impedantietransformatieschakeling voor digitale parallelle multibitsschakelingen.
JP2871883B2 (ja) デジタル・アナログ変換回路

Legal Events

Date Code Title Description
A85 Still pending on 85-01-01
BV The patent application has lapsed