JP2017195530A - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP2017195530A JP2017195530A JP2016085203A JP2016085203A JP2017195530A JP 2017195530 A JP2017195530 A JP 2017195530A JP 2016085203 A JP2016085203 A JP 2016085203A JP 2016085203 A JP2016085203 A JP 2016085203A JP 2017195530 A JP2017195530 A JP 2017195530A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- conversion
- digital data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Abstract
【課題】変換誤差を抑制できるようにしたD/A変換機能を備えた電子制御装置を提供する。
【解決手段】一対の入力ディジタルデータをD/A変換処理する一対のD/A変換回路9、10を備える。一対のD/A変換回路9、10は、それぞれ、入力ディジタルデータDx1、Dx2を上位ディジタルデータDu1、Dd1と下位ディジタルデータDu2、Dd2とに分けて別々に変換処理を行う。上位D/A変換部11、15は、所定の基準電圧VREFP、VREFMを分圧して分圧電圧を出力する素子ストリング回路23を用いてアナログ変換処理し、互いに異なる絶対電圧範囲の最大値及び最小値を出力する。下位D/A変換部14、18は、上位D/A変換部11、15により出力される互いに異なる絶対電圧範囲の最大値及び最小値を基準電圧として変換処理する。そして素子ストリング回路23は一対のD/A変換回路9、10の間で共用する。
【選択図】図4
【解決手段】一対の入力ディジタルデータをD/A変換処理する一対のD/A変換回路9、10を備える。一対のD/A変換回路9、10は、それぞれ、入力ディジタルデータDx1、Dx2を上位ディジタルデータDu1、Dd1と下位ディジタルデータDu2、Dd2とに分けて別々に変換処理を行う。上位D/A変換部11、15は、所定の基準電圧VREFP、VREFMを分圧して分圧電圧を出力する素子ストリング回路23を用いてアナログ変換処理し、互いに異なる絶対電圧範囲の最大値及び最小値を出力する。下位D/A変換部14、18は、上位D/A変換部11、15により出力される互いに異なる絶対電圧範囲の最大値及び最小値を基準電圧として変換処理する。そして素子ストリング回路23は一対のD/A変換回路9、10の間で共用する。
【選択図】図4
Description
本発明は、ディジタル/アナログ(以下D/A)変換処理するD/A変換機能を備えた電子制御装置に関する。
電子制御装置は制御部をディジタル制御化することで柔軟な制御が可能となる。このためD/A変換回路を用いることが推奨される。D/A変換回路は、ディジタルデータをアナログ信号に変換する回路である(例えば、特許文献1、2参照)。特許文献1記載の技術によれば、ディジタルデータを上位ビットグループと下位ビットグループとに分けてD/A変換回路を行っている。また、特許文献2には、D/A変換回路をガス濃度検出装置に適用することが記載されている。
しかし、低分解能なD/A変換回路を用いるとセンサに高周波成分が加入されてしまいこれがノイズ源となる。この影響を防ぐためには高分解能のD/A変換回路を用いることが望ましい。この点で、特許文献1は高分解能なD/A変換回路を提供することを目的としているが、一対の入力ディジタルデータをD/A変換処理して一対のアナログ信号を信号印加対象に差電圧として印加するときには、これらのD/A変換回路を2個用いなければならない。すると、それぞれの素子ストリング回路の誤差が加算されることで検出対象電圧に大きな誤差を生じてしまう。これらの一対のD/A変換回路には、それぞれ誤差が存在することになりD/A変換精度が悪化するため好ましくない。
本発明の開示の目的は、D/A変換誤差を極力抑制して高精度に差電圧を印加できるようにしたD/A変換機能を備えた電子制御装置を提供することにある。
請求項1記載の発明は、一対の入力ディジタルデータをD/A変換処理し一対のアナログ信号をそれぞれ出力する一対のD/A変換回路を備え、一対のD/A変換回路による一対のアナログ信号を差信号としこの差信号に対応する信号を信号印加対象に出力する電子制御装置を対象としている。
一対のD/A変換回路は、それぞれ、入力ディジタルデータを上位ディジタルデータとその1又は複数の下位ディジタルデータとに分けて別々に変換処理を行う。上位D/A変換部は、所定の基準電圧を分圧して分圧電圧を出力する素子ストリング回路を用いて上位ディジタルデータに応じてアナログ変換処理し上位ディジタルデータに応じて互いに異なる絶対電圧範囲の最大値及び最小値を出力する。下位D/A変換部は、上位D/A変換部により出力される互いに異なる絶対電圧範囲の最大値及び最小値を基準電圧として下位ディジタルデータに応じてアナログ変換処理する。
ここで素子ストリング回路は一対のD/A変換回路の上位D/A変換部の間で共用されているため、素子ストリング回路の誤差に基づく上位ディジタルデータのD/A変換誤差を一対の上位D/A変換部の間で合わせることができる。このため、下位D/A変換部が、これらの絶対電圧範囲の最大値及び最小値を基準電圧とし、下位ディジタルデータに応じてアナログ変換処理したときには、下位ディジタルデータにたとえ変換誤差を生じたとしてもD/A変換誤差が大きくなることはない。これにより、高精度に一対の電圧を出力することができ、信号印加対象に差電圧を印加できる。
以下、電子制御装置の幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。なお、下記の実施形態において同一又は類似する構成には、符号の十の位と一の位とに同一符号を付して説明を行っている。
(第1実施形態)
図1から図10は第1実施形態の説明図を示す。図1には、電子制御装置としてのガス濃度センサの信号処理装置1の電気的構成を概略的なブロック図により示している。図1に示す信号処理装置1は空燃比センサ2の各種制御処理を行うものである。空燃比センサ2は、内燃機関に供給される混合器の空燃比を目標値に制御するために設けられ、内燃機関の排気ガスを検出するセンサであり、当該ガス濃度に応じて変化する検知信号を出力する。信号処理装置1は、制御部3、共通D/A変換器4、電圧バッファ5、6、電流検出用の抵抗7、及び、A/D変換器8を備える。
図1から図10は第1実施形態の説明図を示す。図1には、電子制御装置としてのガス濃度センサの信号処理装置1の電気的構成を概略的なブロック図により示している。図1に示す信号処理装置1は空燃比センサ2の各種制御処理を行うものである。空燃比センサ2は、内燃機関に供給される混合器の空燃比を目標値に制御するために設けられ、内燃機関の排気ガスを検出するセンサであり、当該ガス濃度に応じて変化する検知信号を出力する。信号処理装置1は、制御部3、共通D/A変換器4、電圧バッファ5、6、電流検出用の抵抗7、及び、A/D変換器8を備える。
制御部3が、一対のディジタルデータDx1、Dx2を指令信号として共通D/A変換器4に出力すると、共通D/A変換器4はこれらの一対のディジタルデータDx1、Dx2をそれぞれアナログ変換処理し、各電圧バッファ5、6に印加する。電圧バッファ5は、高入力−低出力インピーダンスのボルテージフォロワ回路により構成され、共通D/A変換器4によりアナログ変換処理された一方のディジタルデータDx1のアナログ信号を、端子1aを通じて空燃比センサ2の上流端子2aに印加する。
他方、電圧バッファ6もまたボルテージフォロワ回路により構成され、その出力が抵抗7及び端子1bを通じて、空燃比センサ2の下流端子2bに接続されている。電圧バッファ6は、共通D/A変換器4によりアナログ変換処理された他方のディジタルデータDx2のアナログ信号を抵抗7を通じて空燃比センサ2の下流端子2bに印加する。これにより、空燃比センサ2にバイアスが印加される。制御部3は例えばDSPにより構成され、内蔵される記憶部3aに記憶されるプログラムに基づいて動作する。記憶部3aは、揮発性メモリ又はフラッシュメモリなどの不揮発性メモリにより構成される。
抵抗7は、空燃比センサ2の通電経路に配置されており空燃比センサ2のセンサ電流を検出する。A/D変換器8は、抵抗7の両端子電圧を入力してアナログデジタル変換処理し、制御部3にデジタル変換結果を出力する。制御部3は、このデジタル変換結果に基づいて共通D/A変換器4に一対のディジタルデータDx1、Dx2を指令信号として出力する。これによりフィードバック制御することができ空燃比センサ2の印加電圧を調整制御できる。
図2に空燃比センサ2の電圧−電流特性(V−I特性)を示し、図3には図2のXa部分の一部拡大図を示す。図2及び図3の横軸の印加電圧軸に対し、わずかに傾斜する特性は、空燃比センサ2のセンサ素子の素子電流を特定する限界電流域であり、この素子電流の増減は空燃比の増減(リーン/リッチ)に対応し、例えば空燃比がリーンになれば素子電流は増加し、空燃比がリッチになれば素子電流が減少する。
なお、図2中の一点鎖線で示す特性線XOは、空燃比センサ2への印加電圧を決定するための印加電圧直線を示しており、その傾きは概ね当該センサ2の抵抗分により決定される。図3に示すように、空燃比センサ2への印加電圧がΔVだけばらつくと空燃比センサ2に流れるセンサ電流もΔIだけ誤差を生じる。このため、高精度な制御技術が必要となる。
図4に示すように、共通D/A変換器4は一対のD/A変換回路9、10により構成される。D/A変換回路9は、上位D/A変換部11と、バッファ回路12、13と、下位D/A変換部14と、を備える。D/A変換回路10は、上位D/A変換部15と、バッファ回路16、17と、下位D/A変換部18と、を備える。本実施形態では、D/A変換回路9が入力するディジタルデータをDx1とし、D/A変換回路10が入力するディジタルデータをDx2とする。
また、上位D/A変換部11、15が入力する上位ディジタルデータをそれぞれn1ビットのDu1、Du2とし、、下位D/A変換部14、18が入力する下位ディジタルデータをn2ビットのDd1、Dd2とする。本実施形態に係る構成では、上位、下位を2段階に分けてディジタルデータとしているが、3段階以上に分けても良い。
一方の上位D/A変換部11は、上位デコーダ19と、上位切替回路20とを備える。他方の上位D/A変換部15は、上位デコーダ21と、上位切替回路22とを備える。この一対の上位D/A変換部11、15は、第1の素子ストリング回路23を共用するように構成される。これらの一対の上位D/A変換部11、15は抵抗ストリング方式により構成されている。
第1の素子ストリング回路23は、基準電圧端子24、25にそれぞれ与えられる基準電圧VREFP、VREFMを分圧する抵抗分圧回路により構成され、例えば一対の基準電圧端子24、25の間に接続された2^n1個の分圧抵抗R1、R2、…、Rxを備える。これらの分圧抵抗R1、R2、…、Rxは、互いに同一の抵抗値に設定されている。このとき、素子ストリング回路23の分圧電位を、
V(Na)= VREFM+(a−1)×(VREFP−VREFM)/2^n1
(1≦a≦2^n1)…(1)
と定義できる。但し、ノードNaは素子ストリング回路23を構成する抵抗分圧回路の下からa番目の端子ノードを示す(図4に示すノードN1、N2…Nx参照)。
V(Na)= VREFM+(a−1)×(VREFP−VREFM)/2^n1
(1≦a≦2^n1)…(1)
と定義できる。但し、ノードNaは素子ストリング回路23を構成する抵抗分圧回路の下からa番目の端子ノードを示す(図4に示すノードN1、N2…Nx参照)。
一方及び他方のD/A変換回路9、10は、素子ストリング回路23を共用していること以外はその構成回路が対称形となっているため、詳細な回路の接続及びその動作説明について同一となる部分については一方のD/A変換回路9について行い、他方のD/A変換回路10についての詳細説明を省略する。
上位デコーダ19、21は、それぞれ与えられる上位ディジタルデータDu1、Du2に応じて選択信号を生成しそれぞれ上位切替回路20、22に出力する。また、上位デコーダ19、21は、上位ビットが奇数、偶数(すなわち、上位ディジタルデータDu1、Du2の最下位ビットデータD4が0又は1)となる状態を示す制御信号を、それぞれ後述する下位デコーダ26、29に出力するように構成されている。
上位切替回路20は、ノードN1、N2…Nxの信号を出力切替えするスイッチSWu1、SWu2、…、SWuxを備えて構成される。この上位切替回路20は、上位デコーダ19の選択信号を入力し、素子ストリング回路23の分圧抵抗R1、R2…Rxの分圧電圧を出力する。上位切替回路20は、上位ディジタルデータDu1に応じて当該上位ディジタルデータDu1が異なるときには互いに異なる絶対電圧範囲を出力するようになっている。同様に、上位切替回路22は、上位ディジタルデータDu2に応じて当該上位ディジタルデータDu2が異なるときには互いに異なる絶対電圧範囲を出力するようになっているが、回路の詳細説明は省略する。
上位切替回路20は、上位デコーダ19の選択信号に応じて、図4中で隣接する一対のスイッチ(例えばSWu1−SWu2、SWu2−SWu3、…)を同時オンし、その他のスイッチをオフするように切替える。すなわち上位切替回路20は、素子ストリング回路23の電圧V(Na+1)、V(Na)を切替選択出力する。これにより上位ディジタルデータDu1に応じて一対の電圧V(Na)、V(Na+1)を選択することで、当該一対の電圧V(Na)、V(Na+1)を極値(最大値/最小値)とした互いに異なる絶対電圧範囲の電圧が基準電圧として出力される。
上位ディジタルデータDu1が、0から2^n1−1に至るまで連続して上昇するときには、上位切替回路20は、上位デコーダ19の選択信号に応じて、最下位の分圧抵抗R1の端子間電圧、最下位+1の抵抗R2の端子間電圧、→、…、→、最上位の分圧抵抗Rx−1の端子間電圧、を出力するように切替える。
逆に、上位ディジタルデータDu1が2^n1−1から0に至るまで連続して下降するときには、上位切替回路20は、上位デコーダ19の選択信号に応じて、最上位−1の分圧抵抗Rx−1の端子間電圧、→、…、→、最下位+1の抵抗R2の端子間電圧、最下位の分圧抵抗R1の端子間電圧、を順次出力するように切替える。
例えば、上位ディジタルデータDu1が4ビットデータ値「1111」で最大値となるときには、上位デコーダ19は図4中の最上位側の抵抗Rx−1の端子間電圧を出力するように選択信号を出力し、上位切替回路20は、この選択信号に応じて素子ストリング回路23の最上位側の抵抗Rx−1の端子間電圧を出力する。また例えば、上位ディジタルデータDu1が4ビットデータ値「0000」で最小値となるときには、上位デコーダ19は、図4中の最下位側に接続された抵抗R1の端子間電圧を出力するように選択信号を出力し、上位切替回路20は、この選択信号に応じて素子ストリング回路23の最下位の分圧抵抗R1の端子間電圧を出力する。
第1のバッファ回路12は、上位切替回路20により出力された電圧を入力する。このとき第1のバッファ回路12は、奇数番目のスイッチSWu1、SWu3…の何れかがオンされることでノードN1、N3…の何れか一の出力を入力するように接続されている。第2のバッファ回路13もまた、上位切替回路20により出力された電圧を入力する。
このとき、第2のバッファ回路13は、奇数番目のノードN1、N3、…に接続されるスイッチSWu1、SWu3、…の出力を入力するように接続されている。第1及び第2のバッファ回路12、13は、例えばそれぞれ高入力−低出力インピーダンスのボルテージフォロワ回路により構成される。これらの第1及び第2のバッファ回路12、13の出力は、下位D/A変換部14の基準電圧として入力されている。
第1のバッファ回路12の出力は、素子ストリング回路28の最上位ノードNp1に与えられており、第2のバッファ回路13の出力は、下位D/A変換部14の素子ストリング回路28の最下位ノードNm1に与えられている。また、第1のバッファ回路16の出力は素子ストリング回路31の最上位ノードNp2に与えられており、第2のバッファ回路17の出力は下位D/A変換部18の素子ストリング回路31の最下位ノードNm2に与えられている。
下位D/A変換部14は、下位デコーダ26と、下位切替回路27と、下位側の第2の素子ストリング回路28と、を備える。下位D/A変換部18は、下位デコーダ29と、下位切替回路30と、下位側の第2の素子ストリング回路31と、を備える。下位D/A変換部18は、下位D/A変換部14と同様の構成であるため、下位D/A変換部18の回路接続関係及びその動作説明については詳細説明を省略する。これらの一対の下位D/A変換部14、18もまた抵抗ストリング方式により構成されている。
第2の素子ストリング回路28は、ノードNp1、Nm1にそれぞれ与えられる電圧を基準電圧として当該電圧を分圧する抵抗分圧回路により構成され、例えば、一対のノードNp1、Nm1の間に接続された2^n2個の分圧抵抗Rd1、Rd2、…、Rdxを備える。
これらの分圧抵抗Rd1、Rd2、…、Rdxは互いに同一の抵抗値に設定されている。第2の素子ストリング回路28は当該分圧抵抗Rd1、Rd2、…、Rdxによる分圧電圧を出力する。ここで、ノードMb(但し1≦b≦2^n2)を、第2の素子ストリング回路28の下からb番目の端子ノードとする。ノードMbの電圧V(Mb)は、上位D/A変換部11とバッファ回路12、13との回路接続関係を考慮すれば、上位切替回路20のスイッチSWu1…SWuxのオン/オフ状態に応じて、aが奇数となる場合と、aが偶数になる場合と、の2通りに分けて説明できる。すなわち、
aが奇数になる場合、
V(Mb)=V(Na)+(b−1)×{V(Na+1)−V(Na)}/2^n2
…(2−1)
aが偶数になる場合、
V(Mb)=V(Na)+(2^n2−b)×{V(Na+1)−V(Na)}/2^n2 …(2−2)
と定義できる。但し、電圧V(Na+1)、V(Na)は、上位D/A変換部11の出力電圧を示している。下位デコーダ26は、下位ディジタルデータDd1に応じて選択信号を生成し下位切替回路27に出力する。下位切替回路27は、ノードM1、M2…Mxの信号を出力切替えするスイッチSWd1、SWd2…SWdxを備える。
aが奇数になる場合、
V(Mb)=V(Na)+(b−1)×{V(Na+1)−V(Na)}/2^n2
…(2−1)
aが偶数になる場合、
V(Mb)=V(Na)+(2^n2−b)×{V(Na+1)−V(Na)}/2^n2 …(2−2)
と定義できる。但し、電圧V(Na+1)、V(Na)は、上位D/A変換部11の出力電圧を示している。下位デコーダ26は、下位ディジタルデータDd1に応じて選択信号を生成し下位切替回路27に出力する。下位切替回路27は、ノードM1、M2…Mxの信号を出力切替えするスイッチSWd1、SWd2…SWdxを備える。
下位デコーダ26は、上位デコーダ19から与えられる制御信号Sc1に応じて、下位切替回路27に出力するための選択信号を変更する。下位デコーダ26は、上位ディジタルデータDu1の最下位ビットデータD4が偶数条件を満たし、且つ、下位ディジタルデータDd1が順次増加するときには、図4の下から上に順に下位切替回路27のスイッチSWd1、SWd2→…→SWdxをオンするように選択信号を出力し、上位ディジタルデータDu1の最下位ビットデータD4が奇数条件を満たし且つ下位ディジタルデータDd1が順次増加するときには、図示上から下に順に下位切替回路27のスイッチSWdx、SWdx-1、…→SWd1をオンするように選択信号を出力する。
下位切替回路27は、下位デコーダ26の選択信号を入力し素子ストリング回路28の分圧抵抗Rd1、Rd2、…、Rdx-1、Rdxの分圧電圧を出力する。下位切替回路27は、下位デコーダ26の選択信号に応じて何れか1つのスイッチ(例えばSWd1)をオンし、その他のスイッチをオフするように切替える。すなわち下位切替回路27は、分圧電圧V(Mb)を切替出力する。
さてここで、図5を参照しながら、上位側及び下位側の素子ストリング回路23、28、31の平面レイアウト構成について説明する。図5は、例えば半導体装置33を構成する基板の表面を上方から見た平面レイアウト構成となっているが、このうち基板の表面のある一方向をX方向とし、このX方向に対し基板面に沿って交差する方向をY方向と定義して説明する。図5にn1=n2=4ビットの抵抗の平面レイアウト配置例を示している。
平面レイアウト上では、下位側の素子ストリング回路28、31の構成領域は、上位側の素子ストリング回路23の構成領域のX方向両脇に離間して設けられる。上位側の素子ストリング回路23の分圧抵抗R1、R2…Rxは、その構成領域内においてn1×n1の格子点に位置するように配列されている。下位側の素子ストリング回路28、31の分圧抵抗Rd1、Rd2…Rdxは、それらのそれぞれの構成領域内においてn2×n2の格子点に位置するように配列されている。
半導体装置33の内部において、素子ストリング回路23は分圧抵抗R1、R2…Rxを構成する抵抗素子32uを備える。この抵抗素子32uはポリシリコンなどの半導体層又は金属層による配線層34uを用いて構成される。
素子ストリング回路28、31もまた分圧抵抗Rd1、Rd2…Rdxを構成する抵抗素子32dを備える。この抵抗素子32dは半導体装置33の内部にポリシリコンなどの半導体層又は金属層による配線層34dを用いて構成される。
配線層34u、34dは互いに同一層に構成されている。これらの抵抗素子32u、32dはそれぞれY方向に延設されている。抵抗素子32uのY方向両端にはコンタクト35u、36uが設けられている。これによりコンタクト35u、36uを介して分圧電圧を取得できる。抵抗素子32dのY方向両端にはコンタクト35d、36dが備えられており、このコンタクト35d、36dを介して分圧電圧を取得できる。
分圧抵抗R1、R2…Rxを構成する複数の配線層34uは、そのX方向幅及びY方向幅がそれぞれ同一幅に構成されている。また分圧抵抗Rd1、Rd2…Rdxを構成する複数の配線層34dは、そのX方向幅及びY方向幅がそれぞれ同一幅に構成されている。また、上位側及び下位側の分圧抵抗R1、R2…Rx、Rd1、Rd2…Rdxは、深さ方向(掲載面の垂直方向:XY方向の交差方向)に同一高さに構成されている。
上位側及び下位側の分圧抵抗R1、R2…Rx、Rd1、Rd2…Rdxの幅の相対関係を記載する。上位側の分圧抵抗R1、R2…RxのX方向幅は、下位側の分圧抵抗Rd1、Rd2…RdxのX方向幅に比較して幅広く構成されている。したがって、上位側の分圧抵抗R1、R2…RxのXZ方向断面積は、下位側の分圧抵抗Rd1、Rd2…RdxのXZ方向断面積に比較して幅広く構成されている。
このように、上位側の分圧抵抗R1、R2…RxのXZ方向断面積を、下位側の分圧抵抗Rd1、Rd2…RdxのXZ方向断面積に比較して幅広く構成する理由は、上位側の分圧抵抗R1、R2…Rxの抵抗誤差をより小さくするためである。すなわち、上位ディジタルデータDu1に基づくD/A変換誤差は、上位側の分圧抵抗R1、R2…Rxの抵抗誤差に応じて大きく増幅されることになるが、この誤差を抑制することがD/A変換誤差を小さくするには望ましい。
配線層34u、34dの加工時の設計ルールを考慮すれば、製造プロセスに基づく加工誤差はある所定幅で決定される。このため、配線層34uのX方向幅を、配線層34dのX方向幅より広く構成することによって加工誤差の割合をより小さくできる。すると、当該分圧抵抗R1、R2…Rxの抵抗値の精度を、分圧抵抗Rd1、Rd2…Rdxの抵抗値の精度に比較してより高めることができる。
また、このような構造を採用した場合、上位側の分圧抵抗R1、R2…Rxの抵抗値を、下位側の分圧抵抗Rd1、Rd2…Rdxの抵抗値に比較して低く構成できる。このため、バッファ回路12、13の入力容量との時定数を小さくすることができ、上位ディジタルデータDu1に応じたD/A変換信号出力を素早く安定化できる。
次に、図6及び図7を参照しながら、n1+n2ビットの一対の入力ディジタルデータ(上位Du1+下位Dd1、上位Du2+下位Dd2)に応じたD/A変換出力特性、及び、空燃比センサ2への印加電圧について説明する。
図6に示すように、例えば素子ストリング回路23の分圧抵抗R1、R2…Rxが理想的な標準値から誤差を生じているときには、一対のD/A変換回路9、10は、図6に実線で示すように、この分圧抵抗R1、R2…Rxの誤差の影響によって理想出力特性X1から外れた電圧を出力する。
しかし、本実施形態の構成においては、上位D/A変換部11、15の素子ストリング回路23が、一対のD/A変換回路9、10の間で共用されている。このため、図6に示すように、一対のD/A変換回路9、10の出力は、一対の上位ディジタルデータDu1、Du2の変換誤差の影響により何れも理想出力特性X1から例えばわずかに高く(又は低く)出力されるものの、分圧抵抗R1、R2…Rxの誤差による影響は、何れも同一方向(図示では高電圧方向)となる。このため、後段の下位D/A変換部14、18が、下位ディジタルデータDd1、Dd2をD/A変換したときに変換誤差をたとえ生じたとしても、図7に図6のXbで示す領域の特性を拡大して示すように、下位ディジタルデータDd1、Dd2の変換誤差による影響はわずかな誤差に留まる。
このため、図6に示すように、信号処理装置1が、一対のD/A変換回路9、10のアナログ信号出力DAC1及びDAC2を差電圧として、電圧バッファ5、6を通じて空燃比センサ2の両端子2a、2bに印加すれば、その印加電圧Vpは理想的な印加電圧Vpxと概ね一致するように印加できる。
図8は素子ストリング回路23を一対のD/A変換回路9、10で共用しない場合のアナログ信号の出力特性及び空燃比センサ2への印加電圧を比較例として示している。素子ストリング回路23が、一対のD/A変換回路9、10の間で共用されていないときには、上位側の分圧抵抗R1、R2…Rxの抵抗値の誤差の影響が、一対のD/A変換回路9、10の間で独立して現れることになる。図8にはワーストケースに近い内容を示しているが、一方のD/A変換回路9のアナログ信号出力DAC1は理想出力特性X1よりも高く出力されると共に、他方のD/A変換回路10のアナログ信号出力DAC2は理想出力特性X2よりも低く出力される場合がある。このため、一対のD/A変換回路9、10の出力を差電圧として空燃比センサ2の両端子2a、2bに印加したとしても、図8に示すように、その印加電圧Vpは理想的な印加電圧Vpxと大きく異なる電圧となる。
すなわち、本実施形態の構成によれば、一対のD/A変換回路9、10の間で上位側の分圧抵抗R1、R2…Rxによる誤差を一致させることで変換誤差を大幅に低減でき、さらに、これらの差電圧を空燃比センサ2に印加することで、この上位側の分圧抵抗R1、R2…Rxに応じた差電圧の誤差を相殺できる。このため変換誤差を極力抑制できる。
次に、図9及び図10を参照しながら、ディジタルデータDx1を連続して上昇変化させるときの制御信号Sc1に応じた上位切替回路20、下位切替回路27の切替動作の変更内容について詳細説明する。
説明を簡単化するため、ディジタルデータDx1が、上位n1=4ビット/下位n2=4ビットのディジタルデータDu1、Dd1に分割された状態で、それぞれ上位デコーダ19、下位デコーダ26に入力されたときのD/A変換回路9のD/A変換動作について説明し、D/A変換回路10のD/A変換動作は説明を省略する。なお、n1=n2=4に限られるものではない。
例えば、ディジタルデータDx1が「&B00000000」であるときには、上位デコーダ19は、上位切替回路20のスイッチSWu1、SWu2にオン選択信号を出力し、スイッチSWu1、SWu2をオンさせる(図9の符号A1に示すペア参照)と共にその他のスイッチをオフさせる。これにより、バッファ回路12にはVREFM+1/16×(VREFP−VREFM)の電圧が入力されると共に、バッファ回路13にはVREFMの電圧が入力される。
上位デコーダ19は、上位ディジタルデータDu1が偶数であることを示す制御信号を下位デコーダ26に出力するが、下位デコーダ26は、下位切替回路27のスイッチSWd1にオン選択信号を出力してスイッチSWd1をオンさせる。このとき、バッファ回路12のノードNp1への出力電圧は、バッファ回路13のノードNm1への出力電圧より高くなる。このためバッファ回路12の出力電圧は、下位D/A変換部14の上位基準電圧として用いられると共に、バッファ回路13の出力電圧は、下位D/A変換部14の下位基準電圧として用いられる。このとき、a=1、b=1の場合の(2−1)式に応じた電圧V(M1)=V(N1)=VREFMが、バッファ回路13、スイッチSWd1を通じてアナログ信号出力DAC1とされる。
例えば、ディジタルデータDx1が「&B00000001」にインクリメントされると、上位デコーダ19の出力は変わらないが、下位デコーダ26は下位切替回路27のスイッチSWd2にオン選択信号を出力してスイッチSWd2をオンさせると共にその他のスイッチをオフさせる。この場合、a=1、b=2の場合の(2−1)式に応じた電圧V(M2)=VREFM+(1/16)×(VREFP−VREFM)/16がアナログ信号出力DAC1となる。
ディジタルデータDx1が「&B00000000」から「&B00001111」まで順次インクリメントされると、下位デコーダ26は、下位切替回路27のスイッチSWd1、SWd2…SWdxを順にオンすると共に、その他のスイッチをオフに切替えることで、素子ストリング回路28の出力電圧を順次上昇させる。切替順序は、図9の矢印B1に示す。この場合、計算式上では(2−1)式を用いて示すことができるが、この(2−1)式のbが1、2、…、16まで順次上昇することになり、(2−1)式に示す電圧V(M1)〜V(M16)がアナログ信号出力DAC1とされることになる。
ディジタルデータDx1が「&B00010000」=16にインクリメントされると、上位デコーダ19は、上位切替回路20のスイッチSWu2、SWu3にオン選択信号を出力してスイッチSWu2、SWu3をオンさせる(図9の符号A2で示すペア参照)と共にその他のスイッチをオフさせる。
このとき、上位切替回路20は、前回に選択された一方の電圧V(N2)を第1のバッファ回路12に入力させたまま、前回に選択された他方の電圧V(N1)を電圧V(N3)に切替えて第1のバッファ回路12に入力させる。これにより、バッファ回路12にはV(N2)=VREFM+1/16×(VREFP−VREFM)の電圧が入力され、この電圧が下位D/A変換部14の一の基準電圧として与えられたまま、バッファ回路13にはV(N3)=VREFM+2/16×(VREFP−VREFM)の電圧が入力され、この電圧が下位D/A変換部14の他の基準電圧として与えられることになる。
電圧V(N3)>V(N2)であるため、バッファ回路12の出力電圧V(N4)は下位D/A変換部14の上位基準電圧として用いられると共に、バッファ回路13の出力電圧V(N3)は下位D/A変換部14の下位基準電圧として用いられる。
また、ディジタルデータDx1が「&B00010000」=16になったときには、上位ディジタルデータDu1が奇数になる。このため、上位デコーダ19が下位デコーダ26に出力する制御信号に応じて、下位デコーダ26は、図9の矢印B2に示すように図示上から下に下位切替回路27のスイッチSWdx、SWdx-1、…、SWd2、SWd1を順にオンするようにスイッチ制御方向を切替える。
したがって、ディジタルデータDx1が「&B00010000」から「&B00011111」まで順次インクリメントされると、下位デコーダ26は下位切替回路27のスイッチSWdx、SWdx-1、…、SWd2、SWd1を順にオンに切り替え、その他のスイッチをオフすることで分圧電圧の出力を順次上昇させる。このとき計算上では、上位ディジタルデータDu1が奇数のときには(2−2)式を適用することができる。「&B00010000」=16のときにはa=2、b=16の場合の電圧V(M16)=V(N2)=VREFM+1/16×(VREFP−VREFM)がアナログ信号出力DAC1とされる。
ディジタルデータDx1が「&B00010000」から「&B00011111」まで順次インクリメントされると、(2−2)式のbが16、15、…、1まで順次下降することになり、(2−2)式に示す電圧V(M16)〜V(M1)がアナログ信号出力DAC1とされる。すなわち、ディジタルデータDx1がインクリメントされたときには、V(M16)→V(M1)のように出力が徐々に上昇する。
こののち、ディジタルデータDx1がインクリメントされ「&B00100000」になると、再び上位ディジタルデータDu1の最下位ビットデータD4が偶数になる。上位デコーダ19は、上位切替回路20のスイッチSWu3、SWu4にオン選択信号を出力してスイッチSWu3、SWu4をオンさせる(図9の符号A3で示すペア参照)と共にその他のスイッチをオフさせる。
上位切替回路20、22は、前回に選択された他方の電圧V(N3)を第2のバッファ回路13に入力させたまま、前回に選択された一方の電圧V(N2)を電圧V(N4)に切替えて第1のバッファ回路12に入力させる。これにより、バッファ回路12にはV(N4)=VREFM+3/16×(VREFP−VREFM)の電圧が入力され、この電圧が下位D/A変換部14の一の基準電圧として与えられたまま、バッファ回路13にはV(N3)=VREFM+2/16×(VREFP−VREFM)の電圧が入力され、この電圧が下位D/A変換部14の他の基準電圧として与えられることになる。電圧V(N4)>V(N3)であるため、バッファ回路12の出力電圧V(N4)は下位D/A変換部14の上位基準電圧として用いられると共に、バッファ回路13の出力電圧V(N3)は下位D/A変換部14の下位基準電圧として用いられる。
また、ディジタルデータDx1が「&B00010000」=16になったときには、上位ディジタルデータDu1が奇数になる。このため、上位デコーダ19が下位デコーダ26に出力する制御信号に応じて、下位デコーダ26は、図9の矢印B3に示すように図示下から上に下位切替回路27のスイッチSWd1、SWd2、…、SWdx-1、SWdxを順にオンするようにスイッチ制御方向を切替える。
したがって、ディジタルデータDx1が「&B00010000」から「&B00011111」まで順次インクリメントされると、下位デコーダ26は下位切替回路27のスイッチSWd1、SWd2、…、SWdx-1、SWdxを順にオンに切り替え、その他のスイッチをオフすることで分圧電圧の出力を順次上昇させる。このとき計算上では、上位ディジタルデータDu1が偶数のときには(2−1)式を適用することができる。「&B00100000」=32のときには、a=3、b=1の場合の(2−1)式に応じた電圧V(M1)=V(N3)=VREFM+2/16×(VREFP−VREFM)が、バッファ回路13、スイッチSWd1を通じてアナログ信号出力DAC1とされる。
ディジタルデータDx1が順次インクリメントされる場合の動作は前述の繰り返しである。まとめると、ディジタルデータDx1が順次増加する場合には、上位D/A変換部11の上位切替回路20は符号A1→A2→A3→A4…に示すペアのスイッチSWu1…SWuxを順次オンする。そして、下位D/A変換部14の下位切替回路27は矢印B1→B2→B3→B4…に示す順序でスイッチSWd1…SWdxを順次オンする。ディジタルデータDx1が順次低下する場合の動作は順次増加する場合の動作と逆方向となるが、その説明は省略する。
図10は上位ディジタルデータDu1が偶数から奇数に切り替わるポイントP1、P3…、奇数から偶数に切替わるポイントP2、P4…を示している。この図10に示すように、上位ディジタルデータDu1の切替に応じて出力特性の入力ディジタルデータ対出力電圧の変化率が変化する。これは、バッファ回路12、13のオフセットの影響が互いに異なることがあるためである。
例えば、上位ディジタルデータDu1が偶数から奇数に変化するポイントP1、P3…においては、一対のバッファ回路12、13のうち一方のバッファ回路13の入力が切替わり、他方のバッファ回路12の入力が切替わることがない。奇数から偶数に変化するポイントP2、P4…においては逆である。このため、上位切替回路20、下位切替回路27が前述したようにスイッチを切り替えることで、これらのポイントP1〜P4…における入力ディジタルデータ対出力電圧の変化度を滑らかに変化させることができる。これによりバッファ回路12、13のオフセットの影響を低減することができ、入力ディジタルデータDx1の切替わりポイントP1〜P4…における入出力直線性を極力良好にできる。
<まとめ>
以上説明したように、本実施形態によれば、素子ストリング回路23が一対の上位D/A変換部11、15の間で共用されているため、素子ストリング回路23の誤差に基づく上位ディジタルデータDu1、Du2のD/A変換誤差を一対の上位D/A変換部11、15の間で合わせることができ、上位ディジタルデータDu1、Du2に基づくD/A変換誤差を低減できる。したがって、下位D/A変換部14、18が、上位D/A変換部11、15が出力する絶対電圧範囲の最大値及び最小値を基準電圧とし、下位ディジタルデータDd1、Dd2に応じてアナログ変換処理したときには、たとえ下位ディジタルデータDd1、Dd2に変換誤差を生じたとしてもD/A変換誤差が大きくなることはなく、D/A変換精度を向上できる。これにより高精度な差電圧を空燃比センサ2の両端子2a、2bに印加できる。しかも、素子ストリング回路23をD/A変換回路9、10の間で共用しているため配置を省スペース化できる。
以上説明したように、本実施形態によれば、素子ストリング回路23が一対の上位D/A変換部11、15の間で共用されているため、素子ストリング回路23の誤差に基づく上位ディジタルデータDu1、Du2のD/A変換誤差を一対の上位D/A変換部11、15の間で合わせることができ、上位ディジタルデータDu1、Du2に基づくD/A変換誤差を低減できる。したがって、下位D/A変換部14、18が、上位D/A変換部11、15が出力する絶対電圧範囲の最大値及び最小値を基準電圧とし、下位ディジタルデータDd1、Dd2に応じてアナログ変換処理したときには、たとえ下位ディジタルデータDd1、Dd2に変換誤差を生じたとしてもD/A変換誤差が大きくなることはなく、D/A変換精度を向上できる。これにより高精度な差電圧を空燃比センサ2の両端子2a、2bに印加できる。しかも、素子ストリング回路23をD/A変換回路9、10の間で共用しているため配置を省スペース化できる。
上位ディジタルデータDu1がインクリメントされるときには、上位切替回路20、22は、前回に選択された一方の電圧(例えばV(N2))を第1のバッファ回路12に入力させて一の基準電圧としたまま、他方の電圧V(N1)を電圧V(N3)に切替えて第2のバッファ回路に入力させて他の基準電圧としている。
さらに、上位ディジタルデータDu1がさらにインクリメントされるときには、上位切替回路20、22は、前回に選択された他方の電圧(例えばV(N3))を第2のバッファ回路13に入力させて他の基準電圧としたまま、前回に選択された一方の電圧(例えばV(N2))を電圧V(N4)に切替えて第1のバッファ回路に入力させて一の基準電圧としている。このため、バッファ回路12、13のオフセットの影響を低減することができ、入力ディジタルデータDx1の切替わりポイントP1〜P4…における入出力直線性を極力良好にできる。
上位D/A変換部11の素子ストリング回路23の抵抗R1…Rxの精度を、下位D/A変換部14の素子ストリング回路28の抵抗Rd1…Rdxの精度よりも高く構成している。このため、上位ディジタルデータDu1、Du2に基づく変換誤差を低減できる。
素子ストリング回路23は、分圧抵抗R1…Rxによる抵抗分圧回路を用いた半導体装置33により構成され、上位D/A変換部11、15は、素子ストリング回路23の分圧抵抗R1…Rxを電流が通過する断面積が、下位D/A変換部14、18の素子ストリング回路28の断面積よりも広く構成されている。このため、上位側の素子ストリング回路23の分圧抵抗R1…Rxの抵抗値を低くでき応答速度を速くできる。
(第2実施形態)
図11、図12及び図13は、第2実施形態の追加説明図を示す。図11に示すように、素子ストリング回路123は、分圧コンデンサC1、C2…Cxを備えたコンデンサ分圧回路を用いて構成しても良い。また図12に別の構成を示すが、下位側の素子ストリング回路228、231もまた分圧コンデンサCd1、Cd2…Cdxを備えたコンデンサ分圧回路を用いて構成しても良い。
図11、図12及び図13は、第2実施形態の追加説明図を示す。図11に示すように、素子ストリング回路123は、分圧コンデンサC1、C2…Cxを備えたコンデンサ分圧回路を用いて構成しても良い。また図12に別の構成を示すが、下位側の素子ストリング回路228、231もまた分圧コンデンサCd1、Cd2…Cdxを備えたコンデンサ分圧回路を用いて構成しても良い。
この場合、図13にレイアウト構成を示すが、分圧コンデンサC1、C2…Cxは半導体装置233に構成されている。図13に示すように、配線層34u、34dは、第1実施形態で説明した配列と同様にそれぞれの構成領域の格子点に配置され、このX方向幅及びY方向幅も第1実施形態と同様の構造に構成されている。また、配線層34u、34dは図13の掲載面の垂直方向に絶縁層を挟んで対向配置されており、これにより、分圧コンデンサC1、C2…Cxが構成されている。配線層34u、34dにはコンタクト136u、136dがそれぞれ配置されている。
この図13のように構成することで、上位側の素子ストリング回路123の分圧コンデンサC1、C2…Cxの対向面積を、下位側の素子ストリング回路228、231の分圧コンデンサCd1、Cd2…Cdxの対向面積よりも広くすると良い。すると、第1実施形態の説明と同様に、加工誤差に基づく上位側の素子ストリング回路123の分圧コンデンサC1、C2…Cxの容量値の精度を向上できる。このため、上位ディジタルデータDu1、Du2に基づく変換誤差を極力抑制できる。この第2実施形態に構成によっても第1実施形態と同様の作用効果を奏する。なお、上位側/下位側の素子ストリング回路23、28、31としては、分圧コイルを用いた分圧回路を構成しても良い。
(第3実施形態)
図14は第3実施形態の追加説明図を示す。図14に示すように、下位D/A変換部314は、下位デコーダ26と下位切替回路327と素子ストリング回路328とを備えて構成される。
図14は第3実施形態の追加説明図を示す。図14に示すように、下位D/A変換部314は、下位デコーダ26と下位切替回路327と素子ストリング回路328とを備えて構成される。
下位側の素子ストリング回路328は、図14に示すように、それぞれ抵抗Rar1…Rarx、及び、Rbr1…Rbrxを用いたR−2Rラダー形式に構成される。下位切替回路327は、これらの抵抗Rar1…Rarx、及び、Rbr1…Rbrxの接続状況に合わせて図示のように構成されている。下位切替回路327は、スイッチSad1…Sadx、Sbd1…Sbdxを用いて構成されている。
ノードNp1はスイッチSad1…Sadxの一端と接続されており、ノードNm1はスイッチSbd1…Sbdxの一端と接続されている。そして、スイッチSad1…Sadxの他端とスイッチSbd1…Sbdxの他端とはそれぞれ共通接続されている。また、これらのスイッチSad1…Sadx、Sbd1…Sbdxの共通接続点とR−2Rラダーの各抵抗Rr3、Rr6、Rr9、Rrx-1とはそれぞれ接続されている。ノードNm1とアナログ信号出力DAC1の端子との間には抵抗Rr1、Rr2、Rr5、Rr8、Rr11が直列接続されている。スイッチSad1、Sbd1との共通接続点と抵抗Rr2とRr5との共通接続点との間には抵抗Rr3、Rr4が直列接続されている。また、スイッチSadx、Sbdxとの共通接続点と抵抗RrxとRr11との共通接続点との間には抵抗Rrx-1、Rrxが直列接続されている。その他の抵抗の接続関係は図14の記載をもって省略する。
下位D/A変換部318は、下位デコーダ29と下位切替回路330と素子ストリング回路331とを備える。下位D/A変換部318の下位切替回路330と素子ストリング回路331は、下位D/A変換部314の下位切替回路327と素子ストリング回路328とそれぞれ同一構成である。このため、下位D/A変換部318は、下位D/A変換部314の抵抗Rr1…Rrx、スイッチSad1…Sadx、Sbd1…Sbdxと同一符号を付して説明を省略する。
図14には説明を理解しやすくするため、素子ストリング回路328を構成する全ての抵抗Rr1…Rrxに同じ抵抗値のものを用いて図示している。R−2Rラダー方式のD/A変換回路の動作は一般的であるためその詳細説明を省略する。このような実施形態においても同様の作用効果が得られる。
(第4実施形態)
図15は第4実施形態の追加説明図を示す。図15に示すように、第1実施形態で説明した共通D/A変換器4の出力を、別途構成された差動入力型のA/D変換回路40の基準電圧VREFP2、VREF2として印加しても良い。すなわち差動入力型のA/D変換回路40を信号印加対象としても良い。このように構成することで、A/D変換回路40に高精度の基準電圧VREFP2、VREFM2を印加できるようになり、しかも、基準電圧VREFP2、VREFM2を容易に可変できる。
図15は第4実施形態の追加説明図を示す。図15に示すように、第1実施形態で説明した共通D/A変換器4の出力を、別途構成された差動入力型のA/D変換回路40の基準電圧VREFP2、VREF2として印加しても良い。すなわち差動入力型のA/D変換回路40を信号印加対象としても良い。このように構成することで、A/D変換回路40に高精度の基準電圧VREFP2、VREFM2を印加できるようになり、しかも、基準電圧VREFP2、VREFM2を容易に可変できる。
(他の実施形態)
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば以下に示す変形又は拡張が可能である。
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば以下に示す変形又は拡張が可能である。
「電子制御装置」として、空燃比センサ2の信号処理装置1を例示した形態を示したが、電子制御装置として共通D/A変換器4、104、204、304を単体で用いた場合にも適用できる。
入力ディジタルデータDx1、Dx2をn1ビットの上位ディジタルデータDu1、Du2とn2ビットの下位ディジタルデータDd1、Dd2に分けた形態を示したが、素子ストリング回路23、123を、一対の上位D/A変換部11、15又は上位D/A変換部111、115で共用する構成であれば、その下位ディジタルデータDd1、Dd2は2以上の複数段に分けて段階的にD/A変換処理するようにしても良い。すなわち、全体で3以上の複数段に分けてD/A変換処理するようにしても良い。
前述した複数の実施形態を組み合わせて構成しても良い。例えば、第1実施形態の構成に第3実施形態の構成を組み合わせて構成しても良い。なお、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
図面中、1は空燃比センサの信号処理装置(電子制御装置)、2は空燃比センサ(信号印加対象)、4、104、204、304は共通D/A変換器(電子制御装置)、9、10、209、210はD/A変換回路、11、15、111、115は上位D/A変換部、14、18、114、118、214、218、314、318は下位D/A変換部、23、123は素子ストリング回路(23は抵抗分圧回路、123はコンデンサ分圧回路)、40はA/D変換回路(信号印加対象)、DAC1、DAC2はアナログ信号、Dx1、Dx2はディジタルデータ、Du1、Du2は上位ディジタルデータ、Dd1、Dd2は下位ディジタルデータ、を示す。
Claims (10)
- 一対の入力ディジタルデータ(Dx1、Dx2)をD/A変換処理し一対のアナログ信号(DAC1、DAC2)をそれぞれ出力する一対のD/A変換回路(9、10;209、210)を備え、前記一対のD/A変換回路による一対のアナログ信号を差電圧としこの差電圧に対応した信号を信号印加対象(2、40)に出力する電子制御装置(1、4、104、204、304)であって、
前記D/A変換回路は、それぞれ、
前記入力ディジタルデータを上位ディジタルデータ(Du1、Du2)とその1又は複数の下位ディジタルデータ(Dd1、Dd2)とに分けて別々に変換処理を行うものであり、
所定の基準電圧(VREFP、VREFM)を分圧して分圧電圧を出力する素子ストリング回路(23;123)を用いて前記上位ディジタルデータに応じてアナログ変換処理し前記上位ディジタルデータに応じて互いに異なる絶対電圧範囲の最大値及び最小値を出力する上位D/A変換部(11、15;111、115)と、
前記上位D/A変換部により出力される絶対電圧範囲の最大値及び最小値を基準電圧として、前記下位ディジタルデータに応じてアナログ変換処理する下位D/A変換部(14、18;114、118;214、218;314、318)と、を備え、
前記素子ストリング回路(23;123)は、前記一対のD/A変換回路(9、10;209、210)の上位D/A変換部(11、15;111、115)の間で共用される電子制御装置。 - 請求項1記載の電子制御装置において、
前記素子ストリング回路は、前記基準電圧を分圧する分圧抵抗(R1、R2…Rx)を用いた抵抗分圧回路(23)、又は、前記基準電圧を分圧する分圧コンデンサ(C1、C2…Cx)を用いたコンデンサ分圧回路(123)により構成される電子制御装置。 - 請求項1又は2記載の電子制御装置において、
前記下位D/A変換部(14、18)は、複数の抵抗(Rd1…Rdx)を用いた第2の素子ストリング回路(28、31)を備える抵抗ストリング方式により構成される電子制御装置。 - 請求項1又は2記載の電子制御装置において、
前記下位D/A変換部(314、318)は、複数の抵抗(Rr1…Rrx)をR−2Rラダー形式に構成した第2の素子ストリング回路(328、331)を備えて構成される電子制御装置。 - 請求項1から4の何れか一項に記載の電子制御装置において、
前記上位D/A変換部は、前記素子ストリング回路の分圧電圧の中で前記上位ディジタルデータに応じて一対の電圧を選択することで当該一対の電圧を最大値及び最小値とした前記絶対電圧範囲を出力する上位切替回路(20、22)をさらに備え、
前記上位切替回路により出力される前記絶対電圧範囲の最大値及び最小値のうちの一方の電圧を入力し前記下位D/A変換部の一の基準電圧として印加する第1のバッファ回路(12、16)と、
前記上位切替回路により出力される前記絶対電圧範囲の最大値及び最小値のうちの他方の電圧を入力し前記下位D/A変換部の他の基準電圧として印加する第2のバッファ回路(13、17)と、をさらに備え、
前記上位切替回路は、
前記上位ディジタルデータ(Du1、Du2)がインクリメントされるときには、
前回に選択された前記一方の電圧を第1のバッファ回路に入力させて一の基準電圧としたまま、前回に選択された前記他方の電圧を切替えて前記第2のバッファ回路に入力させて他の基準電圧とするか、または、
前回に選択された前記他方の電圧を第2のバッファ回路に入力させて他の基準電圧としたまま、前回に選択された前記一方の電圧を切替えて前記第1のバッファ回路に入力させて一の基準電圧とする電子制御装置。 - 請求項1から5の何れか一項に記載の電子制御装置において、
前記上位D/A変換部(11、15、111、115)は、前記下位D/A変換部(14、18、214、218)よりD/A変換精度の高い構成とされている電子制御装置。 - 請求項6記載の電子制御装置において、
前記上位D/A変換部(11、15)の素子ストリング回路(23)は、分圧抵抗(R1、R2…Rx)による抵抗分圧回路を用いた半導体装置(33)により構成されると共に、
前記下位D/A変換部(14、18)は、分圧抵抗(Rd1、Rd2…Rdx)を備えた抵抗分圧回路による素子ストリング回路(28、31)を前記半導体装置にさらに備え、
前記上位D/A変換部の素子ストリング回路は、分圧抵抗を電流が通過する断面積が前記下位D/A変換部の素子ストリング回路の分圧抵抗の断面積よりも広い電子制御装置。 - 請求項6記載の電子制御装置において、
前記上位D/A変換部(111、115)の素子ストリング回路(123)は、分圧コンデンサ(C1、C2…Cx)を用いた半導体装置(233)により構成されると共に、
前記下位D/A変換部(214、218)は、分圧コンデンサ(Cd1、Cd2…Cdx)による素子ストリング回路(228、231)を前記半導体装置にさらに備え、
前記上位D/A変換部の素子ストリング回路は、前記分圧コンデンサの対向面積が前記下位D/A変換部の素子ストリング回路の分圧コンデンサの対向面積よりも広くされている電子制御装置。 - 請求項1から8の何れか一項に記載の電子制御装置において、
前記信号印加対象(2)は、空燃比を検出する空燃比センサ(2)であり、
前記下位D/A変換部は、前記空燃比センサ(2)の上流端子(2a)及び下流端子(2b)に印加する電子制御装置。 - 請求項1から8の何れか一項に記載の電子制御装置において、
前記信号印加対象(40)は、別途構成された差動入力型のA/D変換回路(40)であり、
前記下位D/A変換部は、前記差動入力型のA/D変換回路の基準電圧(Vrefp2、Vrefm2)として印加する電子制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085203A JP2017195530A (ja) | 2016-04-21 | 2016-04-21 | 電子制御装置 |
US15/410,887 US20170310337A1 (en) | 2016-04-21 | 2017-01-20 | Electronic control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085203A JP2017195530A (ja) | 2016-04-21 | 2016-04-21 | 電子制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017195530A true JP2017195530A (ja) | 2017-10-26 |
Family
ID=60089120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085203A Pending JP2017195530A (ja) | 2016-04-21 | 2016-04-21 | 電子制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170310337A1 (ja) |
JP (1) | JP2017195530A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7148394B2 (ja) * | 2018-12-28 | 2022-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491825A (en) * | 1981-06-09 | 1985-01-01 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
US6288661B1 (en) * | 1999-10-15 | 2001-09-11 | Cygnal Integrated Products, Inc. | A/D converter with voltage/charge scaling |
US7109904B2 (en) * | 2004-12-21 | 2006-09-19 | Exar Corporation | High speed differential resistive voltage digital-to-analog converter |
US9124296B2 (en) * | 2012-06-27 | 2015-09-01 | Analog Devices Global | Multi-stage string DAC |
-
2016
- 2016-04-21 JP JP2016085203A patent/JP2017195530A/ja active Pending
-
2017
- 2017-01-20 US US15/410,887 patent/US20170310337A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20170310337A1 (en) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4931704B2 (ja) | Da変換回路 | |
US7330143B2 (en) | Digital/analog converter | |
US20060284752A1 (en) | Digital/analog converter | |
US8144044B2 (en) | D/A converter including higher-order resistor string | |
JP2009021757A (ja) | ディジタル・アナログ変換回路 | |
JP2014165658A (ja) | Ad変換器 | |
JP2017195530A (ja) | 電子制御装置 | |
US7504980B2 (en) | Semiconductor device | |
JP5477093B2 (ja) | Da変換装置 | |
KR20000004877A (ko) | 기준 전압 발생 회로 | |
JP5269131B2 (ja) | 比較回路および並列型アナログデジタル変換器 | |
US7825768B2 (en) | Resistor circuit and oscillation circuit | |
WO2016031127A1 (ja) | バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 | |
JP3152301B2 (ja) | デジタル可変容量回路 | |
US20160254822A1 (en) | Capacitor with Switch and Circuit Containing Capacitor with Switch | |
US6710730B2 (en) | Ladder resistor with reduced interference between resistor groups | |
JP4884891B2 (ja) | D/a変換器 | |
US6600434B2 (en) | A/D conversion device and A/D converter error correction device | |
JP4103849B2 (ja) | D/aコンバータ | |
US7256722B2 (en) | D/A converter | |
JP5711013B2 (ja) | 抵抗ストリング型d/aコンバータ | |
US20200373937A1 (en) | Correction of a value of a passive component | |
JP4958699B2 (ja) | D/aコンバータ、逐次比較型a/dコンバータ | |
JP4519509B2 (ja) | 半導体集積回路装置及びその動作方法 | |
JP2019208100A (ja) | 逐次比較a/d変換回路 |