JP4958699B2 - D/aコンバータ、逐次比較型a/dコンバータ - Google Patents
D/aコンバータ、逐次比較型a/dコンバータ Download PDFInfo
- Publication number
- JP4958699B2 JP4958699B2 JP2007234057A JP2007234057A JP4958699B2 JP 4958699 B2 JP4958699 B2 JP 4958699B2 JP 2007234057 A JP2007234057 A JP 2007234057A JP 2007234057 A JP2007234057 A JP 2007234057A JP 4958699 B2 JP4958699 B2 JP 4958699B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- group
- converter
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
制御回路217は、4ビットのデジタル入力信号Dinをデコードして、第1のトランジスタ群214のオン・オフを制御する制御信号C1、アナログスイッチ群215のオン・オフを制御する制御信号C2、第2のトランジスタ群216のオン・オフを制御する制御信号C3を生成する。
具体的には、デジタル入力信号Dinの行要素とトランジスタM1〜M8並びにアナログスイッチA1〜A4の列要素によって特定される各セル要素の属性として、「○」はオンを表しており、「×」はオフを表している。
図1、図2を用いて、本発明に係るD/Aコンバータの構成例について説明する。尚、図1は、nビットのデジタル入力信号Dinをアナログ出力信号Aoutに変換するnビットのD/Aコンバータの構成を示した図であり、図2は、図1に示すnビットのD/Aコンバータに設けられる電子ボリュームの構成を示した図である。
図3に示すD/Aコンバータ100の動作例を説明する。尚、図3に示すD/Aコンバータ100は、図1に示したnビットのD/Aコンバータ100においてパラメータ(n、m、L)を(4、4、4)とした場合である。
Aout’=(1R1+4R2’)÷(4R1+12R2’) ・・・(1)
例えば、抵抗値R1と基準抵抗値R2’を “100(Ω)”として、式(1)に代入すると、つぎの式(2)のとおり、理想状態のときのアナログ出力信号Aout’は“0.3125(V)”と求まる。
Aout’=(100+400)÷(400+1200)
=0.3125(v) ・・・(2)
Z=(12R2×RX)÷(12R2+RX) ・・・(3)
Z=(m×(L−1)×R2×RX)÷(m×(L−1)×R2+RX)・・・(3)’
Vba=Z÷(1R1+Z+3R1)=Z÷(4R1+Z) ・・・(4)
Va={1R1÷(4R1+Z)}×VDD ・・・(5)
Vb=Vba−Va ・・・(6)
Aout=(Vba÷3)+Va
={(3R1+Z)÷(12R1+3Z)}×VDD ・・・ (7)
Va’={1R1÷(4R1+12R2)}×VDD ・・・(8)
Vb’={(1R1+12R2)÷(4R1+12R2)}×VDD ・・・(9)
Va’=(100÷(400+1200))×1=0.0625(V)
・・・(10)
Vb’={(100+1200)÷(400+1200)}×1
=0.8125(V) ・・・(11)
(12R2×RX)÷(12R2+RX)=12R1 ・・・(12)
(m×(L−1)×R2×RX)÷(m×(L−1)×R2+RX)
=mR1×(L−1) ・・・(12)’
(12×200×RX)÷(12×200+RX)=1200 ・・・(13)
Aout=(3×100+1200)÷(12×100+3×1200)
=0.3125(V) ・・・(14)
以上のように入出力特性の線形性を獲得したD/Aコンバータ100は、例えば、図6に示される逐次比較型A/Dコンバータ300に適用することができる。尚、逐次比較型A/Dコンバータ300は、図6に示すように、アナログコンパレータ310、逐次比較レジスタ320、そして、D/Aコンバータ100によって主に構成される。
12、22 第2の抵抗
13、23 第3の抵抗
18 可変抵抗
100、200 D/Aコンバータ
111、211 第1の抵抗群
112、212 第2の抵抗群
113、213 第3の抵抗群
114、214 第1のトランジスタ群
115、215 アナログスイッチ群
116、216 第2のトランジスタ群
117、217 制御回路
118 電子ボリューム
1181 直列抵抗体
1182 スイッチ
119 メモリ
300 逐次比較型A/Dコンバータ
310 アナログコンパレータ
320 逐次比較レジスタ
Claims (6)
- 第1の抵抗値を持つ複数の第1の抵抗を直列接続して構成され、当該複数の第1の抵抗の各接続点のうち選択されたいずれか一つの接続点よりデジタル入力信号に応じたアナログ出力信号を出力する第1の抵抗器と、
前記第1の抵抗器の電源電位側に接続され、複数の第2の抵抗値のうちいずれか一つが選択される第2の抵抗器と、
前記第1の抵抗器の接地電位側に接続され、複数の第3の抵抗値のうちいずれか一つが選択される第3の抵抗器と、
前記デジタル入力信号に応じて前記第1の抵抗器における前記複数の第1の抵抗の各接続点のうちいずれか一つの接続点を選択するとともに、前記第2及び前記第3の抵抗器において選択された前記第2及び前記第3の抵抗値の合計が所定値となるように前記第2及び第3の抵抗器を制御して、当該デジタル入力信号を前記アナログ出力信号に変換させる制御回路と、
前記第1の抵抗器と並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、
を備えることを特徴とするD/Aコンバータ。 - 前記可変抵抗値は、前記第1の抵抗器と前記可変抵抗器の合成抵抗値を、前記可変抵抗器を設けない理想状態である場合の前記第1の抵抗器の理想合成抵抗値とすべく設定されること、を特徴とする請求項1に記載のD/Aコンバータ。
- 前記可変抵抗器を設けない理想状態である場合、
前記第2及び前記第3の抵抗値はともに抵抗値R1であり、
前記第1の抵抗値は前記抵抗値R1をm倍したmR1であり、
前記可変抵抗器を設ける場合、
前記前記第2及び前記第3の抵抗値はともに前記抵抗値R1であり、
前記第1の抵抗値は前記抵抗値R1よりも大きい基準抵抗値R2をm倍したmR2であること、
を特徴とする請求項2に記載のD/Aコンバータ。 - 所定の回路定数の複数の組み合わせ毎に対応づけられる可変抵抗値を格納するメモリを備え、前記可変抵抗器は、前記回路定数の一の組み合わせに従って前記メモリから読み出された可変抵抗値が設定されること、を特徴とする請求項3に記載のD/Aコンバータ。
- 基準抵抗値R2をm倍した抵抗値mR2を持つ第1の抵抗をL−1個直列接続して構成される第1の抵抗群と、
前記基準抵抗値R2より小さい抵抗値R1を持つ第2の抵抗をm個直列接続して構成された、前記第1の抵抗群の電源電位側に直列接続される第2の抵抗群と、
前記抵抗値R1を持つ第3の抵抗をm−1個直列接続して構成された、前記第1の抵抗群の接地電位側に直列接続される第3の抵抗群と、
一端が前記第1の抵抗群のL個の接続点と各々接続され、他端が共通接続されてアナログ出力信号を出力するL個のアナログスイッチから成るアナログスイッチ群と、
一端が前記電源電位と共通接続され、他端が前記第2の抵抗群のm個の接続点と各々接続されるm個のトランジスタから成る第1のトランジスタ群と、
一端が前記第3の抵抗群のm個の接続点と各々接続され、他端が前記接地電位に共通接続されるm個のトランジスタから成る第2のトランジスタ群と、
nビットのデジタル入力信号に基づいて、L個の前記アナログスイッチのうちいずれか一つをオンさせる第1の制御信号と、前記第2の抵抗群と前記第3の抵抗群の合成抵抗値が前記抵抗値R1をm倍したmR1となる条件を満たしつつ前記第1及び前記第2のトランジスタ群を構成する各トランジスタのオン・オフを制御する第2の制御信号と、を生成する制御回路と、
前記第1の抵抗群に対して並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、
を備え、各パラメータn、m、Lの間には、mとLの積が2のn乗となる条件が成立することを特徴とするD/Aコンバータ。 - 第1の抵抗値を持つ複数の第1の抵抗を直列接続して構成され、当該複数の第1の抵抗の各接続点のうち選択されたいずれか一つの接続点よりデジタル入力信号に応じたアナログ出力信号を出力する第1の抵抗器と、
前記第1の抵抗器の電源電位側に接続され、複数の第2の抵抗値のうちいずれか一つが選択される第2の抵抗器と、
前記第1の抵抗器の接地電位側に接続され、複数の第3の抵抗値のうちいずれか一つが選択される第3の抵抗器と、
前記デジタル入力信号に応じて前記第1の抵抗器における前記複数の第1の抵抗の各接続点のうちいずれか一つの接続点を選択するとともに、前記第2及び前記第3の抵抗器において選択された前記第2及び前記第3の抵抗値の合計が所定値となるように前記第2及び第3の抵抗器を制御して、当該デジタル入力信号を前記アナログ出力信号に変換させる制御回路と、
前記第1の抵抗器と並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、
を備えるD/Aコンバータと、
所定ビット数のビット列の各ビットに順次1が設定される逐次比較レジスタと、
前記逐次比較レジスタのある1ビットに1が設定されたときの前記ビット列を前記D/Aコンバータにより変換したアナログ出力信号を、アナログ入力信号と比較して、当該1ビットの内容を確定させるアナログコンパレータと、
を備えることを特徴とする逐次比較型A/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234057A JP4958699B2 (ja) | 2007-09-10 | 2007-09-10 | D/aコンバータ、逐次比較型a/dコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234057A JP4958699B2 (ja) | 2007-09-10 | 2007-09-10 | D/aコンバータ、逐次比較型a/dコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065626A JP2009065626A (ja) | 2009-03-26 |
JP4958699B2 true JP4958699B2 (ja) | 2012-06-20 |
Family
ID=40559763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234057A Active JP4958699B2 (ja) | 2007-09-10 | 2007-09-10 | D/aコンバータ、逐次比較型a/dコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4958699B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10425098B2 (en) * | 2017-05-04 | 2019-09-24 | Analog Devices Global | Digital-to-analog converter (DAC) termination |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2546449B2 (ja) * | 1991-04-01 | 1996-10-23 | 日本電気株式会社 | D/a変換装置 |
JPH08125536A (ja) * | 1994-09-02 | 1996-05-17 | Mitsubishi Electric Corp | 抵抗ラダー、d−a変換器、及びa−d変換器 |
JPH09294072A (ja) * | 1996-04-26 | 1997-11-11 | Sanyo Electric Co Ltd | D/aコンバータ |
-
2007
- 2007-09-10 JP JP2007234057A patent/JP4958699B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009065626A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9583241B1 (en) | Programmable impedance | |
US7375669B2 (en) | Digital/analog converter | |
US8681031B2 (en) | D/A converter | |
US7304596B2 (en) | Folded multi-LSB decided resistor string digital to analog converter | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
TWI427934B (zh) | 具分享校準之數位至類比轉換器 | |
JP6452655B2 (ja) | 多段デジタル−アナログ変換器 | |
US8937568B2 (en) | D/A converter | |
US9654136B1 (en) | Segmented resistor digital-to-analog converter with resistor recycling | |
JP5477093B2 (ja) | Da変換装置 | |
US11025266B2 (en) | Digital-to-analog converter, conversion circuit and display device | |
JP4958699B2 (ja) | D/aコンバータ、逐次比較型a/dコンバータ | |
JP2009077370A (ja) | デジタルアナログ変換器 | |
US9621181B2 (en) | Digital to analog converter with output impedance compensation | |
US11303294B2 (en) | Digital to analog converters | |
JPWO2010137095A1 (ja) | 抵抗型デジタル/アナログ変換器 | |
JP5711013B2 (ja) | 抵抗ストリング型d/aコンバータ | |
US9973204B1 (en) | Resistor string digital to analog converter | |
US7079066B1 (en) | D/A converter | |
WO2019098239A1 (ja) | デジタル/アナログ変換器 | |
JPH0494220A (ja) | D―a変換回路 | |
JP4519509B2 (ja) | 半導体集積回路装置及びその動作方法 | |
JP3125116B2 (ja) | Adコンバータ | |
JP2007166081A (ja) | 電圧加算型デジタルアナログ変換回路 | |
JP2019103038A (ja) | Da変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100901 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4958699 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |