JP4958699B2 - Ｄ／ａコンバータ、逐次比較型ａ／ｄコンバータ - Google Patents

Description

本発明は、Ｄ／Ａコンバータ、逐次比較型Ａ／Ｄコンバータに関する。

直列接続された抵抗の抵抗比によってＤ／Ａ変換が行われる所謂抵抗ストリング方式のＤ／Ａコンバータを改善してアナログスイッチの点数を削減したＤ／Ａコンバータ（以下、従来のＤ／Ａコンバータという。）が提案されている（例えば、以下に示す特許文献１を参照）。以下、図７をもとに、従来のＤ／Ａコンバータの構成について説明する。尚、図７に示す従来のＤ／Ａコンバータは、４ビットのデジタル入力信号Ｄｉｎをアナログ出力信号Ａｏｕｔに変換する４ビットのＤ／Ａコンバータ２００の場合とする。

電源電位ＶＤＤと接地電位ＧＮＤとの間には、抵抗値Ｒ１の第２の抵抗２２を４つ直列接続して構成される第２の抵抗群２１２と、基準抵抗値Ｒ２’を４倍した抵抗値４Ｒ２’の第１の抵抗２１を３つ直列接続して構成される第１の抵抗群２１１と、抵抗値Ｒ１の第３の抵抗２３を３つ直列接続して構成される第３の抵抗群２１３と、が直列接続される。尚、抵抗値Ｒ１と基準抵抗値Ｒ２’は同じ値Ｒに設定される。但し、後述のとおり、抵抗値Ｒ１と基準抵抗値Ｒ２’の間には現実的に誤差Δｒが存在する。また、ｎビットのデジタル入力信号とし、第２の抵抗２２の個数をｍとし、第１の抵抗２１の個数を（Ｌ−１）とし、第３の抵抗２３の個数を（ｍ−１）とした場合、パラメータｎ、ｍ、Ｌとの間には、ｍとＬの積が２のｎ乗になるという条件が成立する。

また、各々のソース電極が電源電位ＶＤＤに共通接続され且つ各々のドレイン電極が第２の抵抗群２１２の４つの接続点に各々接続される４つのトランジスタＭ１〜Ｍ４から成る第１のトランジスタ群２１４と、各々の入力端子が第１の抵抗群２１１の４つの接続点（第１の抵抗群２１１と第３の抵抗群２１３の接続点Ａと第１の抵抗群２１１の中の第１の抵抗２１間の接続点Ｂ〜Ｃと第２の抵抗群２１２及び第１の抵抗群２１１の接続点Ｄ）に各々接続される４つのアナログスイッチＡ１〜Ａ４から成るアナログスイッチ群２１５と、各々のドレイン電極が第３の抵抗群２１３の４つの接続点に各々接続され且つ各々のソース電極が接地電位ＧＮＤに共通接続される３つのトランジスタＭ５〜Ｍ８から成る第２のトランジスタ群２１６と、を備える。

即ち、抵抗ストリング方式の場合には１６（２の４乗）個の抵抗が必要であったのに対し、本方式の場合には４つの第２の抵抗２２と、３つの第１の抵抗２１と、３つの第３の抵抗２３と、による合計１０個の抵抗で済ませることができる。また、必要なスイッチの個数についても、抵抗ストリング方式は１６個のアナログスイッチが必要であったのに対し、本方式の場合には４つのアナログスイッチ（Ａ１〜Ａ４）と８つのトランジスタ（Ｍ１〜Ｍ８）で済ませることができる。
制御回路２１７は、４ビットのデジタル入力信号Ｄｉｎをデコードして、第１のトランジスタ群２１４のオン・オフを制御する制御信号Ｃ１、アナログスイッチ群２１５のオン・オフを制御する制御信号Ｃ２、第２のトランジスタ群２１６のオン・オフを制御する制御信号Ｃ３を生成する。

図８は、デジタル入力信号Ｄｉｎの内容に応じた変換表（デコード内容）とその変換結果を示している。
具体的には、デジタル入力信号Ｄｉｎの行要素とトランジスタＭ１〜Ｍ８並びにアナログスイッチＡ１〜Ａ４の列要素によって特定される各セル要素の属性として、「○」はオンを表しており、「×」はオフを表している。

また、後述の誤差Δｒを考えない理想状態（Ｒ１＝Ｒ２’＝Ｒ）の場合として、第２の抵抗群２１２の列グループは、デジタル入力信号Ｄｉｎに応じてトランジスタＭ１〜Ｍ４をオン・オフすることで定まる電源電位ＶＤＤと接続点Ｄ間の第２の抵抗群２１２の合成抵抗値を表しており、第３の抵抗群２１３の列グループは、デジタル入力信号Ｄｉｎに応じてトランジスタＭ５〜Ｍ８をオン・オフすることによって定まる接続点Ａと接地電位ＧＮＤ間の第３の合成抵抗値を表しており、第１の抵抗群２１１の列グループは、デジタル入力信号Ｄｉｎに応じてアナログスイッチＡ１〜Ａ４をオン・オフすることによって選定された接続点Ａ〜Ｄのうちいずれか一つと接続点Ａとの間の第２の合成抵抗値を表している。

デジタル入力信号Ｄｉｎが“００００”から“００１１”までの範囲内では、アナログスイッチ群２１５の中でアナログスイッチＡ１のみがオンするので、Ｄ／Ａコンバータ２００より出力されるアナログ出力信号Ａｏｕｔは接続点Ａの電位となる。尚、当該接続点Ａの電位は、接続点Ａより電源電位ＶＤＤ側の抵抗値と接続点Ａより接地電位ＧＮＤ側の抵抗値との抵抗分圧比によって定まる。

例えば、デジタル入力信号Ｄｉｎが“００００”の場合、図９Ａに示すように、接続点Ａより電源電位ＶＤＤ側の抵抗値は“１６Ｒ”であり、接続点Ａより接地電位ＧＮＤ側の抵抗値は“０Ｒ”であるので、抵抗分圧比は“０”となる。また、デジタル入力信号Ｄｉｎが“０００１”の場合、図９Ｂに示すように、接続点Ａより電源電位ＶＤＤ側の抵抗値は“１５Ｒ”であり、接続点Ａより接地電位ＧＮＤ側の抵抗値は“１Ｒ”であるので、抵抗分圧比は“１／１６”となる。また、デジタル入力信号Ｄｉｎが“００１０”の場合、図９Ｃに示すように、接続点Ａより電源電位ＶＤＤ側の抵抗値は“１４Ｒ”であり、接続点Ａより接地電位ＧＮＤ側の抵抗値は“２Ｒ”であるので、抵抗分圧比は“２／１６”となる。また、デジタル入力信号Ｄｉｎが“００１１”の場合、図９Ｄに示すように、接続点Ａより電源電位ＶＤＤ側の抵抗値は“１３Ｒ”であり、接続点Ａより接地電位ＧＮＤ側の抵抗値は“３Ｒ”であるので、抵抗分圧比は“３／１６”となる。

以上のように、第２の抵抗群２１２において制御信号Ｃ１により選択された第２の抵抗２２の合成抵抗値と、第１の抵抗群２１１の接続点Ａ−Ｄ間の合成抵抗値１２Ｒ（＝４Ｒ×３）と、第３の抵抗群２１３において制御信号Ｃ３により選択された第３の抵抗２３の合成抵抗値と、を加算すると「１６（２の４乗）Ｒ」になるという条件が成立する。言い換えると、第１及び第３の抵抗群２１１、２１３の合成抵抗値を加算すると「４Ｒ（＝１６Ｒ−１２Ｒ）」になるという条件が成立する。

そして、第１及び第３の抵抗群２１１、２１３の合成抵抗値を加算すると４Ｒになるという条件を満たしつつ、例えば、デジタル入力信号Ｄｉｎを“００００”から“００１１”に変化させる場合、接続点Ａが選定されるとともに、第３の抵抗群２１３の合成抵抗値は“０Ｒ”、“１Ｒ”、“２Ｒ”、“３Ｒ”と順に変化する。従って、抵抗分圧比は、“０”、“１／１６”、“２／１６”、“３／１６”と変化するので、アナログ出力信号Ａｏｕｔは抵抗分圧比の変化に応じて線形的に増加する。

同様に、上記以外のデジタル入力信号Ｄｉｎの範囲としては、デジタル入力信号Ｄｉｎが“０１００”から“０１１１”までの範囲内ではアナログスイッチＡ２のみがオンすることで接続点Ｂの電位が選択される。デジタル入力信号Ｄｉｎが“１０００”から“１０１１”までの範囲内ではアナログスイッチＡ３のみがオンすることで接続点Ｃの電位が選択され、デジタル入力信号Ｄｉｎが“１１００”から“１１１１”までの範囲内ではアナログスイッチＡ４のみがオンすることで接続点Ｄの電位が選択される。尚、接続点Ｂ、Ｃ、Ｄが選択されている間では、上記の接続点Ａが選択されている場合と同様に、線形的な抵抗分圧比の変化に応じてアナログ出力信号Ａｏｕｔは線形的に増加する。

このように、従来のＤ／Ａコンバータ２００では、後述の誤差Δｒを考えない理想状態（Ｒ１＝Ｒ２’＝Ｒ）の場合、抵抗ストリング方式のＤ／Ａコンバータと対比して、抵抗並びにアナログスイッチの数を抑えながらも、Ｄ／Ａコンバータ１００の入出力特性の線形性を獲得できる。

以下、Ｄ／Ａコンバータ２００の詳細な動作として、デジタル入力信号Ｄｉｎが“００１０”の場合を例に挙げて説明する。この場合、図８に示す変換表によれば、トランジスタＭ１〜Ｍ３がオンし、トランジスタＭ４がオフするため、第２の抵抗群２１２の合成抵抗値は、第２の抵抗群２１２の中で上側（電源電位ＶＤＤ側）から数えて３番目と４番目の第２の抵抗２２の合成抵抗値２Ｒとなる。また、トランジスタＭ５、Ｍ６がオンし、トランジスタＭ７、Ｍ８がオフするため、第３の抵抗群２１３の合成抵抗値は、第３の抵抗群２１３の中で下側（接地電位ＧＮＤ側）から数えて２番目と３番目の第３の抵抗２３の合成抵抗値２Ｒとなる。従って、第２の抵抗群２１２の合成抵抗値２Ｒと第３の合成抵抗値２Ｒとを加算すると４Ｒになる条件が成立する。そして、アナログ出力信号Ａｏｕｔとして、接続点Ａより電源電位ＶＤＤ側の抵抗値１４Ｒと、接続点Ａより接地電位ＧＮＤ側の抵抗値２Ｒと、によって定められる抵抗分圧比（２／１６）に従って電源電位ＶＤＤを分圧した“ＶＤＤ／８”が、接続点Ａより出力される。
特開平９−２９４０７２号公報

ところで、従来のＤ／Ａコンバータ２００において、第２の抵抗群２１２は電源電位ＶＤＤを印加させる電源端子に合わせて配置され、第１の抵抗群２１１はアナログ出力信号Ａｏｕｔの出力端子に合わせて配置され、第３の抵抗群２１３は接地電位ＧＮＤと接続させる接地端子に合わせて配置される。このため、第１、第２、第３の抵抗群２１１、２１２、２１３が各々離散した場所に配置されて、第１の抵抗群２１１と第２の抵抗群２１２との間の配線や第１の抵抗群２１１と第３の抵抗群２１３との間の配線が長く引き回される恐れがあり、この場合、必要以上の配線遅延を引き起こす配線抵抗が発生してしまう。また、第２の抵抗群２１２や第３の抵抗群２１３の合成抵抗値の中には、第１のトランジスタ群２１４や第２のトランジスタ群２１６を構成する各トランジスタのオン抵抗や寄生抵抗（ソース領域やドレイン領域に寄生する抵抗）の抵抗値が含まれる。

従って、上記の配線抵抗や寄生抵抗等によって、第２の抵抗２２、第３の抵抗２３の抵抗値Ｒ１と、第１の抵抗２１の基準抵抗値Ｒ２’とが、同一の値Ｒとはならず、抵抗値Ｒ１と基準抵抗値Ｒ２’との間に誤差Δｒが生じる。そして、この誤差Δｒが原因となって、特にアナログスイッチ群２１５の中でオンさせるアナログスイッチを切り替える際に、言い換えると、第２の抵抗群２１２又は第３の抵抗群２１３の合成抵抗値のうちいずれか一方が“０Ｒ”となる際に、従来のＤ／Ａコンバータの入出力特性（デジタル入力信号Ｄｉｎに応じたアナログ出力信号Ａｏｕｔの特性）が非線形になるという現象が生じていた（図１０参照）。

以下、上記の非線形現象が生じる理由について詳細に説明する。尚、説明を簡略化するために、第１の抵抗２１の基準抵抗値Ｒ２’（＝Ｒ）を基準とすると、第２の抵抗２２、第３の抵抗２３の抵抗値Ｒ１（＝Ｒ）に誤差Δｒが発生し、抵抗値Ｒ１が“Ｒ＋Δｒ”となる場合を想定する。また、以下では、デジタル入力信号Ｄｉｎが“００００”から“１１１１”に連続的に変化する場合とする。

まず、デジタル入力信号Ｄｉｎが“００００”から“０００１”に変化した場合、アナログスイッチＡ１のみがオンとなり接続点Ａが選択され、第１の抵抗群２１１のＡｏｕｔ−Ａ間抵抗値は“０Ｒ”となる。また、第２の抵抗群２１２の合成抵抗値は“３（Ｒ＋Δｒ）”となり、第３の抵抗群２１３の合成抵抗値は“１（Ｒ＋Δｒ）”となる。従って、抵抗分圧比は、“１（Ｒ＋Δｒ）／（１６Ｒ＋４Δｒ）”となる。

つぎに、デジタル入力信号Ｄｉｎが“００１０”に変化した場合、同様に第１の抵抗群２１１のＡｏｕｔ−Ａ間抵抗値は“０Ｒ”となる。また、第２の抵抗群２１２の合成抵抗値は“２（Ｒ＋Δｒ）”となり、第３の抵抗群２１３の合成抵抗値は“２（Ｒ＋Δｒ）”となる。従って、抵抗分圧比は、“２（Ｒ＋Δｒ）／（１６Ｒ＋４Δｒ）”となる。

つぎに、デジタル入力信号Ｄｉｎが“００１１”に変化した場合、同様に第１の抵抗群２１１のＡｏｕｔ−Ａ間抵抗値は“０Ｒ”となる。また、第２の抵抗群２１２の合成抵抗値は“１（Ｒ＋Δｒ）”となり、第３の抵抗群２１３の合成抵抗値は“３（Ｒ＋Δｒ）”となる。従って、抵抗分圧比は、“３（Ｒ＋Δｒ）／（１６Ｒ＋４Δｒ）”となる。

つぎに、デジタル入力信号Ｄｉｎが“０１００”に変化した場合、アナログスイッチＡ２のみがオンとなり接続点Ｂが選択される。即ち、アナログスイッチ群２１５の中で選択される接続点が接続点Ａから接続点Ｂに切り替わる。この場合、第１の抵抗群２１１のＡｏｕｔ−Ａ間抵抗値は“４Ｒ”となり、第２の抵抗群２１２の合成抵抗値は“４（Ｒ＋Δｒ）”となり、第３の抵抗群２１３の合成抵抗値は“０Ｒ”となる。従って、抵抗分圧比は、“４Ｒ／（１６Ｒ＋４Δｒ）”となる。

以上のように、デジタル入力信号Ｄｉｎは“０００１”から“００１１”までの範囲内では、抵抗分圧比の分子は（Ｒ＋Δｒ）の係数倍を継続するので、Ｄ／Ａコンバータ２００の入出力特性の線形性は維持される。

ところが、デジタル入力信号Ｄｉｎが“００１１”から“０１００”に変化すると、抵抗分圧比の分子が“３（Ｒ＋Δｒ）”から“４Ｒ”に変化する。即ち、抵抗分圧比の分子は、デジタル入力信号Ｄｉｎが“０００１”から“００１１”までの範囲内では（Ｒ＋Δｒ）の係数倍であったところ、デジタル入力信号Ｄｉｎが“０１００”のときＲの係数倍となる。従って、デジタル入力信号Ｄｉｎが“０１００”のときには、第３の抵抗群２１３に流れる電流をＩとすると、図１０に示すように、アナログ出力信号Ａｏｕｔにおいて４Δｒ・Ｉ分の電圧降下が発生するので、Ｄ／Ａコンバータ２００の入出力特性が非線形になる。

同様に、デジタル入力信号Ｄｉｎが“０１１１”から“１０００”に変化するときや、デジタル入力信号Ｄｉｎが“１０１１”から“１１００”に変化するときについても、デジタル入力信号Ｄｉｎが“００１１”から“０１００”に変化するときと同じ理由で、Ｄ／Ａコンバータ２００の入出力特性が非線形になる。

以上をまとめると、従来のＤ／Ａコンバータ２００の場合、第３の抵抗群２１３の合成抵抗値が０Ｒとなるデジタル入力信号Ｄｉｎが“０１００”、“１０００”、“１１００”となるとき、Ｄ／Ａコンバータ２００の入出力特性が顕著に非線形となっていた。

前述した課題を解決する主たる本発明は、第１の抵抗値を持つ複数の第１の抵抗を直列接続して構成され、当該複数の第１の抵抗の各接続点のうち選択されたいずれか一つの接続点よりデジタル入力信号に応じたアナログ出力信号を出力する第１の抵抗器と、前記第１の抵抗器の電源電位側に接続され、複数の第２の抵抗値のうちいずれか一つが選択される第２の抵抗器と、前記第１の抵抗器の接地電位側に接続され、複数の第３の抵抗値のうちいずれか一つが選択される第３の抵抗器と、前記デジタル入力信号に応じて前記第１の抵抗器における前記複数の第１の抵抗の各接続点のうちいずれか一つの接続点を選択するとともに、前記第２及び前記第３の抵抗器において選択された前記第２及び前記第３の抵抗値の合計が所定値となるように前記第２及び第３の抵抗器を制御して、当該デジタル入力信号を前記アナログ出力信号に変換させる制御回路と、前記第１の抵抗器と並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、を備えることとする。

本発明によれば、デジタル入力信号に対するアナログ出力信号の非線形性を改善したＤ／Ａコンバータ及びそれを用いた逐次比較型Ａ／Ｄコンバータを提供することができる。

＜＜＜Ｄ／Ａコンバータの構成例＞＞＞
図１、図２を用いて、本発明に係るＤ／Ａコンバータの構成例について説明する。尚、図１は、ｎビットのデジタル入力信号Ｄｉｎをアナログ出力信号Ａｏｕｔに変換するｎビットのＤ／Ａコンバータの構成を示した図であり、図２は、図１に示すｎビットのＤ／Ａコンバータに設けられる電子ボリュームの構成を示した図である。

後述の理想状態のときの基準抵抗値Ｒ２’よりも大きい値に設定された基準抵抗値Ｒ２をｍ倍した第１の抵抗値ｍＲ２を持つ第１の抵抗１１を（L−１）個直列接続して構成される第１の抵抗群１１１と、基準抵抗値Ｒ２より小さく前記基準抵抗値Ｒ２’と同じ値となる抵抗値Ｒ１を持つ第２の抵抗１２をｍ個直列接続して構成された、第１の抵抗群１１１の電源電位ＶＤＤ側に直列接続される第２の抵抗群１１２と、第２の抵抗１２と同じ抵抗値Ｒ１を持つ第３の抵抗１３を（ｍ−１）個直列接続して構成された、第１の抵抗群１１１の接地電位ＧＮＤ側に直列接続される第３の抵抗群１１３と、が備わっている。また、パラメータ（ｎ、ｍ、Ｌ）は、ｍとＬの積が２のｎ乗になるという条件が成立するように定められている。

また、各々のソース電極が電源電位ＶＤＤに共通接続され且つ各々のドレイン電極が第２の抵抗群１１２のｍ個の接続点（第２の抵抗１２各々の電源電位ＶＤＤ側の端子）に各々接続されるｍ個のトランジスタから成る第１のトランジスタ群１１４と、各々の入力端子が第１の抵抗群１１１のＬ個の接続点（第１の抵抗群１１１と第３の抵抗群１１３の接続点Ｐと第１の抵抗群１１１の中の第１の抵抗１１間の接続点と第２の抵抗群１１２及び第１の抵抗群１１１の接続点Ｑ）に各々接続されるＬ個のアナログスイッチから成るアナログスイッチ群１１５と、各々のドレイン電極が第３の抵抗群１１３のｍ個の接続点（各抵抗の接地電位ＧＮＤ側の端子）に各々接続され且つ各々のソース電極が接地電位ＧＮＤに共通接続されるｍ個のトランジスタから成る第２のトランジスタ群１１６と、を備える。

以上を要約すると、第１の抵抗群１１１とアナログスイッチ群１１５は、第１の抵抗群１１１における第１の抵抗値ｍＲ２を持つ第１の抵抗１１の複数の接続点のうちいずれか一つの接続点よりデジタル入力信号Ｄｉｎに応じたアナログ出力信号Ａｏｕｔを出力する第１の抵抗器を構成する。また、第２の抵抗群１１２と第１のトランジスタ群１１４は、ｍ通りの第２の抵抗値（Ｒ１〜ｍＲ１）のうちいずれか一つが選択される第２の抵抗器を構成する。また、第３の抵抗群１１３と第２のトランジスタ群１１６は、ｍ−１通りの第３の抵抗値（Ｒ１〜（ｍ−１）Ｒ１）のうちいずれか一つが選択される第３の抵抗器を構成する。

電子ボリューム１１８は、第１の抵抗群１１１に対して並列に接続される可変抵抗器１８として構成され、デジタル入力信号Ｄｉｎに応じてアナログ出力信号Ａｏｕｔを線形的に変化させるべく、可変抵抗器１８の可変抵抗値ＲＸを電子的に切り替えるものである。尚、可変抵抗器１８の可変抵抗値ＲＸをｎ段階に切り替え可能な電子ボリューム１１８の構成を図２に示している。かかる構成は、ｎ個の抵抗素子ｒ１〜ｒｎの直列抵抗体１１８１と、直列抵抗体１１８１のｎ個の接続点から取り出されたｎ個の端子のうちいずれか一つを選択するスイッチ１１８２と、によって実現される。

メモリ１１９は、制御回路１１７とアクセス可能に接続されており、パラメータｎ、ｍ、Ｌ、抵抗値Ｒ１、基準抵抗値Ｒ２、といったＤ／Ａコンバータ１００の回路定数の複数の組み合わせ毎に対応づけられた補正用の可変抵抗値ＲＸを格納するものである。

制御回路１１７は、ＤＳＰ（Digital Signal Processor）やその他のデジタル論理回路として構成され、ｎビットのデジタル入力信号Ｄｉｎを図８に示した変換表に従ってデコードする。そして、アナログスイッチ群１１５のＬ個のアナログスイッチのうちいずれか一つをオンさせることで第１の抵抗１１の接続点のうちいずれか一つの接続点を選択する制御信号Ｃ２（本発明に係る第１の制御信号）、第２の抵抗群１１２と第３の抵抗群１１３の合成抵抗値を加算すると抵抗値Ｒ１をｍ倍したｍＲ１になるという条件を満たしつつ、第１のトランジスタ群１１４並びに第２のトランジスタ群１１６の各トランジスタのオン・オフを制御する制御信号Ｃ１、Ｃ３（本発明に係る第２の制御信号）を生成する。

また、制御回路１１７は、Ｄ／Ａコンバータ１００の回路定数の一の組み合わせに従ってメモリ１１９から可変抵抗値ＲＸを読み出し、それを可変抵抗器１８に設定するための制御信号Ｃ４を生成する。この結果、例えば、Ｄ／Ａコンバータ１００の電源投入後の初期化処理として、自動的に且つ速やかにＤ／Ａコンバータ１００の入出力特性の非線形箇所の補正を行うことができる。尚、可変抵抗器１８は、アナログの可変抵抗器として構成してもよいが、上記のような自動的且つ速やかな非線形箇所の補正ができない分、電子ボリューム１１８で構成した方が好適である。

＜＜＜Ｄ／Ａコンバータの動作例＞＞＞
図３に示すＤ／Ａコンバータ１００の動作例を説明する。尚、図３に示すＤ／Ａコンバータ１００は、図１に示したｎビットのＤ／Ａコンバータ１００においてパラメータ（ｎ、ｍ、Ｌ）を（４、４、４）とした場合である。

Ｄ／Ａコンバータ１００は、図８に示した変換表に従って、デジタル入力信号Ｄｉｎに応じてトランジスタＭ１〜Ｍ８並びにアナログスイッチＡ１〜Ａ４がオン・オフする。詳述すると、デジタル入力信号Ｄｉｎが“００００”から“００１１”までの範囲内では、アナログスイッチ群１１５の中でアナログスイッチＡ１のみがオンするので、Ｄ／Ａコンバータ１００より出力されるアナログ出力信号Ａｏｕｔは、第１の抵抗群１１１と第３の抵抗群１１３の接続点Ａの電位となる。

尚、接続点Ａの電位が選択されている間、第１のトランジスタ群１１４では、トランジスタＭ１のみがオンしている状態からトランジスタＭ２、Ｍ３、Ｍ４の順に残りのトランジスタがオンしていく。この結果、第２の抵抗群１１２の合成抵抗値は、“４Ｒ１”、“３Ｒ１”、“２Ｒ１”、“１Ｒ１”の順に減少していく。また、第２のトランジスタ群１１６では、第２の抵抗群１１２の合成抵抗値と第３の抵抗群１１３の合成抵抗値を加算すると“４Ｒ１”になるという条件を満たしつつ、トランジスタＭ５〜Ｍ８が全てオンの状態からトランジスタＭ８、Ｍ７、Ｍ６、Ｍ５の順にオフしていく。この結果、第３の抵抗群１１３の合成抵抗値は、“０Ｒ１”、“１Ｒ１”、“２Ｒ１”、“３Ｒ１”と増加していく。

同様に、上記以外のデジタル入力信号Ｄｉｎの範囲として、デジタル入力信号Ｄｉｎが“０１００”から“０１１１”の範囲内ではアナログスイッチＡ２のみがオンすることで第１の抵抗群１１１の中の接地電位ＧＮＤ側の２抵抗間の接続点Ｂの電位が選択され、デジタル入力信号Ｄｉｎが“１０００”から“１０１１”の範囲内ではアナログスイッチＡ３のみがオンすることで第１の抵抗群１１１の中の電源電位ＶＤＤ側の２抵抗間の接続点Ｃの電位が選択され、デジタル入力信号Ｄｉｎが“１１００”から“１１１１”の範囲内ではアナログスイッチＡ４のみがオンすることで第２の抵抗群１１２及び第１の抵抗群１１１の接続点Ｄの電位が選択される。尚、接続点Ｂ、Ｃ、Ｄが選択されている間も、接続点Ａが選択されている間と同様に、第２の抵抗群１１２の合成抵抗値と第３の抵抗群１１３の合成抵抗値を加算すると“４Ｒ１”になるという条件を満たしつつ、トランジスタＭ１〜Ｍ８がオン・オフする。

以下、図３に示したＤ／Ａコンバータ１００におけるデジタル入力信号Ｄｉｎに応じたアナログ出力信号Ａｏｕｔの計算方法として、デジタル入力信号Ｄｉｎが“０１０１”の場合を例に挙げて説明する。

まず、Ｄ／Ａコンバータ１００の入出力特性が線形な理想状態が得られる場合とし、図４に示すように、第１の抵抗群１１１に対して可変抵抗器１８を設けない場合について説明する。尚、この場合、第１の抵抗１１の第１の抵抗値は、抵抗値Ｒ１より大きい基準抵抗値Ｒ２を４倍した「４Ｒ２」ではなく、抵抗値Ｒ１と同じ値を持つ基準抵抗値Ｒ２’を４倍した「４Ｒ２’」とする。

デジタル入力信号Ｄｉｎが“０１０１”であり“０１００”から“０１１１”までの範囲内にあるので、アナログスイッチＡ２がオンし、接続点Ｂが選択される。従って、第１の抵抗群１１１のＡ−Ａｏｕｔ間の合成抵抗値は「４Ｒ２’」となる。また、第２の抵抗群１１２の合成抵抗値は「３Ｒ１」となり、第３の抵抗群１１３の合成抵抗値は「１Ｒ１」となる。そして、接続点Ｂの電位として得られる理想状態のときのアナログ出力信号Ａｏｕｔ’は、第２の抵抗群１１２、第１の抵抗群１１１、第３の抵抗群１１３の各合成抵抗値による抵抗分圧比に基づくつぎの式（１）で求められる。
Ａｏｕｔ’＝（１Ｒ１＋４Ｒ２’）÷（４Ｒ１＋１２Ｒ２’） ・・・（１）
例えば、抵抗値Ｒ１と基準抵抗値Ｒ２’を “１００（Ω）”として、式（１）に代入すると、つぎの式（２）のとおり、理想状態のときのアナログ出力信号Ａｏｕｔ’は“０．３１２５（Ｖ）”と求まる。
Ａｏｕｔ’＝（１００＋４００）÷（４００＋１２００）
＝０．３１２５（ｖ） ・・・（２）

つぎに、抵抗値Ｒ１と基準抵抗値Ｒ２’の間に生じる誤差Δｒが原因となってＤ／Ａコンバータ１００の入出力特性が非線形となる場合とし、図５に示すように、第１の抵抗群１１１に対して可変抵抗器１８を設ける場合について説明する。尚、この場合、第１の抵抗１１の第１の抵抗値は、理想状態のときの基準抵抗値Ｒ２’より大きい値に設定された基準抵抗値Ｒ２を４倍した「４Ｒ２」とする。

可変抵抗値ＲＸの可変抵抗器１８と合成抵抗値１２Ｒ２（＝４Ｒ２×３）の第１の抵抗群１１１との並列接続の合成抵抗値Ｚをつぎの式（３）で求める。尚、図１に示すパラメータｍ、Ｌを用いると、合成抵抗値Ｚの一般式は、つぎの（３）’のように表現できる。
Ｚ＝（１２Ｒ２×ＲＸ）÷（１２Ｒ２＋ＲＸ） ・・・（３）
Ｚ＝（ｍ×（Ｌ−１）×Ｒ２×ＲＸ）÷（ｍ×（Ｌ−１）×Ｒ２＋ＲＸ）・・・（３）’

また、接続点Ａ、Ｂ間の電位差Ｖｂａを、第２の抵抗群１１２の合成抵抗値、式（３）により求まる合成抵抗値Ｚ、第３の抵抗群１１３の合成抵抗値による抵抗分圧比に基づいたつぎの式（４）により求める。尚、接続点Ａの電位Ｖａは式（５）で求まり、接続点Ｂの電位Ｖｂは式（６）で求まる。
Ｖｂａ＝Ｚ÷（１Ｒ１＋Ｚ＋３Ｒ１）＝Ｚ÷（４Ｒ１＋Ｚ） ・・・（４）
Ｖａ＝｛１Ｒ１÷（４Ｒ１＋Ｚ）｝×ＶＤＤ ・・・（５）
Ｖｂ＝Ｖｂａ−Ｖａ ・・・（６）

そして、式（４）により求めた電位差Ｖｂａを三等分した値に接続点Ａの電位Ｖａを加算することで、可変抵抗器１８を設けたときのアナログ出力信号Ａｏｕｔが求められる。具体的には、つぎの式（７）を用いて、可変抵抗器１８を設けた場合のアナログ出力信号Ａｏｕｔが求められる。
Ａｏｕｔ＝（Ｖｂａ÷３）＋Ｖａ
＝｛（３Ｒ１＋Ｚ）÷（１２Ｒ１＋３Ｚ）｝×ＶＤＤ ・・・ （７）

ところで、Ｄ／Ａコンバータ１００の入出力特性の線形性を得るためには、可変抵抗器１８を設けた場合の接続点Ａの電位Ｖａと接続点Ｂの電位Ｖｂを、可変抵抗器１８を設けない理想状態の場合の接続点Ａの電位Ｖａと接続点Ｂの電位Ｖｂの各理想値Ｖａ’、Ｖｂ’に補正すればよい。尚、接続点Ａの電位Ｖａの理想値Ｖａ’と接続点Ｂの電位Ｖｂの理想値Ｖｂ’は、第２の抵抗群１１２、第１の抵抗群１１１、第３の抵抗群１１３の各合成抵抗値による抵抗分圧比に基づいたつぎの式（８）、式（９）により求められる。
Ｖａ’＝｛１Ｒ１÷（４Ｒ１＋１２Ｒ２）｝×ＶＤＤ ・・・（８）
Ｖｂ’＝｛（１Ｒ１＋１２Ｒ２）÷（４Ｒ１＋１２Ｒ２）｝×ＶＤＤ ・・・（９）

例えば、電源電位ＶＤＤを“１（Ｖ）”とし、抵抗値Ｒ１を“１００（Ω）”とし、基準抵抗値Ｒ２を“１００（Ω）”として、それぞれを式（８）、式（９）に代入すると、接続点Ａの電位Ｖａの理想値Ｖａ’と接続点Ｂの電位Ｖｂの理想値Ｖｂ’は、つぎの式（１０）、式（１１）により求められる。

Ｖａ’＝（１００÷（４００＋１２００））×１＝０．０６２５（Ｖ）
・・・（１０）
Ｖｂ’＝｛（１００＋１２００）÷（４００＋１２００）｝×１
＝０．８１２５（Ｖ） ・・・（１１）

そして、式（５）により求まる接続点Ａの電位Ｖａが式（１０）で求めた理想値Ｖａ’となるように、また式（６）により求まる接続点Ｂの電位Ｖｂが式（１１）で求めた理想値Ｖｂ’となるように、可変抵抗器１８の可変抵抗値ＲＸを設定することで、Ｄ／Ａコンバータ１００の入出力特性を補正することができる。

あるいは、上記のように接続点Ａ、Ｂの電位Ｖａ、Ｖｂの変化に着眼するのではなく、接続点Ａ、Ｄ間の合成抵抗値の変化に着眼しても同様のことが言える。即ち、可変抵抗器１８を設けた場合の第１の抵抗群１１１と可変抵抗器１８の並列接続の合成抵抗値Ｚが、可変抵抗器１８を設けない理想状態である場合の接続点Ａ、Ｂ間の理想合成抵抗値１２Ｒ１となるように、可変抵抗器１８の可変抵抗値ＲＸを設定すれば、Ｄ／Ａコンバータ１００の入出力特性の非線形性を補正できる。言い換えると、つぎの式（１２）を成立させる可変抵抗値ＲＸを求めることで、Ｄ／Ａコンバータ１００の入出力特性の非線形性を補正できる。尚、図１に示すパラメータｍ、Ｌを用いると、一般的には、つぎの式（１２）’を成立させる可変抵抗値ＲＸを求めることになる。
（１２Ｒ２×ＲＸ）÷（１２Ｒ２＋ＲＸ）＝１２Ｒ１ ・・・（１２）
（ｍ×（Ｌ−１）×Ｒ２×ＲＸ）÷（ｍ×（Ｌ−１）×Ｒ２＋ＲＸ）
＝ｍＲ１×（Ｌ−１） ・・・（１２）’

例えば、基準抵抗値Ｒ２が“２００（Ω）”である場合、つぎの式（１３）が成立すればよく、このとき、可変抵抗器１８の可変抵抗値ＲＸは、“２４００（Ω）”として求められる。
（１２×２００×ＲＸ）÷（１２×２００＋ＲＸ）＝１２００ ・・・（１３）

尚、抵抗値Ｒ１を“１００（Ω）”、基準抵抗値Ｒ２を“２００（Ω）”、可変抵抗器１８の可変抵抗値ＲＸを式（１３）により求めた“２４００（Ω）”として、それぞれを式（７）に代入してアナログ出力信号Ａｏｕｔを実際に計算してみると、つぎの式（１４）により、“０．３１２５（Ｖ）”となる。
Ａｏｕｔ＝（３×１００＋１２００）÷（１２×１００＋３×１２００）
＝０．３１２５（Ｖ） ・・・（１４）

式（１４）により求められたアナログ出力信号Ａｏｕｔは、式（２）により求められた理想状態のときのアナログ出力信号Ａｏｕｔ’と同電位となることが分かる。即ち、基準抵抗値Ｒ２が理想状態のときの“１００（Ω）”から“２００（Ω）”に変わっても、可変抵抗値ＲＸが“２４００（Ω）”に設定された可変抵抗器１８を第１の抵抗群１１１の接続点Ａ、Ｂ間に並列接続することで、理想状態のときのアナログ出力信号Ａｏｕｔ’と同電位となるアナログ出力信号Ａｏｕｔを得ることができる。

＜＜＜Ｄ／Ａコンバータの適用例＞＞＞
以上のように入出力特性の線形性を獲得したＤ／Ａコンバータ１００は、例えば、図６に示される逐次比較型Ａ／Ｄコンバータ３００に適用することができる。尚、逐次比較型Ａ／Ｄコンバータ３００は、図６に示すように、アナログコンパレータ３１０、逐次比較レジスタ３２０、そして、Ｄ／Ａコンバータ１００によって主に構成される。

つぎに逐次比較型Ａ／Ｄコンバータ３００の動作の概要を説明すると、まず、所定ビット数のビット列を持つ逐次比較レジスタ３２０の各ビットに対して、ＭＳＢ(Most Significant Bit)からＬＳＢ（Least Significant Bit）の順に“１”が設定される。

逐次比較レジスタ３２０の１ビットに“１”が設定される毎に、アナログコンパレータ３１０の比較結果によって当該１ビットの内容が“０”又は“１”のいずれか一方に確定される。例えば、逐次比較レジスタ３２０のある１ビットに“１”が設定される毎に、Ｄ／Ａコンバータ１００は、逐次比較レジスタ３２０のビット列をアナログ出力信号に変換する。そして、アナログコンパレータ３１０は、Ｄ／Ａコンバータ１００より出力される逐次比較レジスタ３２０のビット列に応じたアナログ出力信号Ａｏｕｔとアナログ入力信号Ａｉｎとを比較する。この結果、アナログ入力信号Ａｉｎがアナログ出力信号Ａｏｕｔよりも大きい場合には前記１ビットは“１”に確定され、アナログ入力信号Ａｉｎがアナログ出力信号Ａｏｕｔよりも小さい場合には前記１ビットは“０”に確定される。

以上の動作が、逐次比較レジスタ３２０のビット列の全ビットを対象に行われ、当該全ビットの内容が確定されたときの逐次比較レジスタ３２０のビット列が、アナログ入力信号Ａｉｎに対応したデジタル出力信号Ｄｏｕｔとして取り出される。

ここで、逐次比較型Ａ／Ｄコンバータ３００は、Ｄ／Ａコンバータ１００を採用したことに伴って、逐次比較レジスタ３２０のビット数に応じたデジタル入力信号Ｄｉｎの全範囲内にわたって、アナログ入力信号Ａｉｎに対するデジタル出力信号Ｄｏｕｔの線形性を獲得できる。即ち、逐次比較型Ａ／Ｄコンバータ３００の変換精度の向上に寄与する。また、本発明に係るＤ／Ａコンバータ１００は、逐次比較型Ａ／Ｄコンバータ３００に限らず、多種多様な電子機器、ＤＳＰ(Digital Signal Processor)、ＬＳＩ、マイクロコンピュータ等に適用することができ、それらの性能向上に寄与する。

以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。

本発明の一実施形態に係るｎビットのＤ／Ａコンバータの構成を示した図である。 本発明の一実施形態に係る電子ボリュームの構成を示した図である。 本発明の一実施形態に係る４ビットのＤ／Ａコンバータの構成を示した図である。 本発明の一実施形態に係る４ビットのＤ／Ａコンバータの入出力特性の非線形性の補正方法を説明するための図である。 本発明の一実施形態に係る４ビットのＤ／Ａコンバータの入出力特性の非線形性の補正方法を説明するための図である。 本発明の一実施形態に係るＤ／Ａコンバータを備えた逐次比較型Ａ／Ｄコンバータの構成を示した図である。 従来のＤ／Ａコンバータの構成を示した図である。 デジタル入力信号に応じたデコード内容及びデコード結果を示した図である。 図９Ａはデジタル入力信号Ｄｉｎが“００００”の場合における図７に示すＤ／Ａコンバータの各状態を示した図であり、図９Ｂはデジタル入力信号Ｄｉｎが“０００１”の場合における図７に示すＤ／Ａコンバータの各状態を示した図であり、図９Ｃはデジタル入力信号Ｄｉｎが“００１０”の場合における図７に示すＤ／Ａコンバータの各状態を示した図であり、図９Ｄはデジタル入力信号Ｄｉｎが“００１１”の場合における図７に示すＤ／Ａコンバータの各状態を示した図である。 従来のＤ／Ａコンバータの入出力特性を示した図である。

符号の説明

１１、２１ 第１の抵抗
１２、２２ 第２の抵抗
１３、２３ 第３の抵抗
１８ 可変抵抗
１００、２００ Ｄ／Ａコンバータ
１１１、２１１ 第１の抵抗群
１１２、２１２ 第２の抵抗群
１１３、２１３ 第３の抵抗群
１１４、２１４ 第１のトランジスタ群
１１５、２１５ アナログスイッチ群
１１６、２１６ 第２のトランジスタ群
１１７、２１７ 制御回路
１１８ 電子ボリューム
１１８１ 直列抵抗体
１１８２ スイッチ
１１９ メモリ
３００ 逐次比較型Ａ／Ｄコンバータ
３１０ アナログコンパレータ
３２０ 逐次比較レジスタ

Claims (6)

1. 第１の抵抗値を持つ複数の第１の抵抗を直列接続して構成され、当該複数の第１の抵抗の各接続点のうち選択されたいずれか一つの接続点よりデジタル入力信号に応じたアナログ出力信号を出力する第１の抵抗器と、
   前記第１の抵抗器の電源電位側に接続され、複数の第２の抵抗値のうちいずれか一つが選択される第２の抵抗器と、
   前記第１の抵抗器の接地電位側に接続され、複数の第３の抵抗値のうちいずれか一つが選択される第３の抵抗器と、
   前記デジタル入力信号に応じて前記第１の抵抗器における前記複数の第１の抵抗の各接続点のうちいずれか一つの接続点を選択するとともに、前記第２及び前記第３の抵抗器において選択された前記第２及び前記第３の抵抗値の合計が所定値となるように前記第２及び第３の抵抗器を制御して、当該デジタル入力信号を前記アナログ出力信号に変換させる制御回路と、
   前記第１の抵抗器と並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、
   を備えることを特徴とするＤ／Ａコンバータ。
2. 前記可変抵抗値は、前記第１の抵抗器と前記可変抵抗器の合成抵抗値を、前記可変抵抗器を設けない理想状態である場合の前記第１の抵抗器の理想合成抵抗値とすべく設定されること、を特徴とする請求項１に記載のＤ／Ａコンバータ。
3. 前記可変抵抗器を設けない理想状態である場合、
   前記第２及び前記第３の抵抗値はともに抵抗値Ｒ１であり、
   前記第１の抵抗値は前記抵抗値Ｒ１をｍ倍したｍＲ１であり、
   前記可変抵抗器を設ける場合、
   前記前記第２及び前記第３の抵抗値はともに前記抵抗値Ｒ１であり、
   前記第１の抵抗値は前記抵抗値Ｒ１よりも大きい基準抵抗値Ｒ２をｍ倍したｍＲ２であること、
   を特徴とする請求項２に記載のＤ／Ａコンバータ。
4. 所定の回路定数の複数の組み合わせ毎に対応づけられる可変抵抗値を格納するメモリを備え、前記可変抵抗器は、前記回路定数の一の組み合わせに従って前記メモリから読み出された可変抵抗値が設定されること、を特徴とする請求項３に記載のＤ／Ａコンバータ。
5. 基準抵抗値Ｒ２をｍ倍した抵抗値ｍＲ２を持つ第１の抵抗をL−１個直列接続して構成される第１の抵抗群と、
   前記基準抵抗値Ｒ２より小さい抵抗値Ｒ１を持つ第２の抵抗をｍ個直列接続して構成された、前記第１の抵抗群の電源電位側に直列接続される第２の抵抗群と、
   前記抵抗値Ｒ１を持つ第３の抵抗をｍ−１個直列接続して構成された、前記第１の抵抗群の接地電位側に直列接続される第３の抵抗群と、
   一端が前記第１の抵抗群のＬ個の接続点と各々接続され、他端が共通接続されてアナログ出力信号を出力するＬ個のアナログスイッチから成るアナログスイッチ群と、
   一端が前記電源電位と共通接続され、他端が前記第２の抵抗群のｍ個の接続点と各々接続されるｍ個のトランジスタから成る第１のトランジスタ群と、
   一端が前記第３の抵抗群のｍ個の接続点と各々接続され、他端が前記接地電位に共通接続されるｍ個のトランジスタから成る第２のトランジスタ群と、
   ｎビットのデジタル入力信号に基づいて、Ｌ個の前記アナログスイッチのうちいずれか一つをオンさせる第１の制御信号と、前記第２の抵抗群と前記第３の抵抗群の合成抵抗値が前記抵抗値Ｒ１をｍ倍したｍＲ１となる条件を満たしつつ前記第１及び前記第２のトランジスタ群を構成する各トランジスタのオン・オフを制御する第２の制御信号と、を生成する制御回路と、
   前記第１の抵抗群に対して並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、
   を備え、各パラメータｎ、ｍ、Ｌの間には、ｍとＬの積が２のｎ乗となる条件が成立することを特徴とするＤ／Ａコンバータ。
6. 第１の抵抗値を持つ複数の第１の抵抗を直列接続して構成され、当該複数の第１の抵抗の各接続点のうち選択されたいずれか一つの接続点よりデジタル入力信号に応じたアナログ出力信号を出力する第１の抵抗器と、
   前記第１の抵抗器の電源電位側に接続され、複数の第２の抵抗値のうちいずれか一つが選択される第２の抵抗器と、
   前記第１の抵抗器の接地電位側に接続され、複数の第３の抵抗値のうちいずれか一つが選択される第３の抵抗器と、
   前記デジタル入力信号に応じて前記第１の抵抗器における前記複数の第１の抵抗の各接続点のうちいずれか一つの接続点を選択するとともに、前記第２及び前記第３の抵抗器において選択された前記第２及び前記第３の抵抗値の合計が所定値となるように前記第２及び第３の抵抗器を制御して、当該デジタル入力信号を前記アナログ出力信号に変換させる制御回路と、
   前記第１の抵抗器と並列接続され、前記デジタル入力信号に応じて前記アナログ出力信号を線形的に変化させるべく可変抵抗値が設定される可変抵抗器と、
   を備えるＤ／Ａコンバータと、
   所定ビット数のビット列の各ビットに順次１が設定される逐次比較レジスタと、
   前記逐次比較レジスタのある１ビットに１が設定されたときの前記ビット列を前記Ｄ／Ａコンバータにより変換したアナログ出力信号を、アナログ入力信号と比較して、当該１ビットの内容を確定させるアナログコンパレータと、
   を備えることを特徴とする逐次比較型Ａ／Ｄコンバータ。

Images