JP2019103038A - Ｄａ変換器 - Google Patents

Abstract

【課題】ＤＡ変換器のバッファ部のオフセットを補正する。【解決手段】電圧が第１の入力端子に入力されるバッファ部と、バッファ部の出力端子に接続された第１の抵抗ストリング部と、第１の抵抗ストリング部に直列に接続された第２の抵抗ストリング部を有し、第２の抵抗ストリング部を介してアナログ電圧を出力する第１のＤＡ変換部と、第１及び第２の抵抗ストリング部の複数の抵抗のうちの少なくとも１つの抵抗の端部と、バッファ部の第２の入力端子との間の接続を切り替えられる切り替え部と、を備えるＤＡ変換器を提供する。【選択図】図１

Description

本発明は、デジタル・アナログ変換器に関する。

従来、同一の抵抗値を有する複数の抵抗を分解能の数だけ直列に接続した抵抗列を用いた抵抗ストリング型ＤＡ変換器が知られている。このような抵抗ストリング型ＤＡ変換器は、変換した電圧をバッファするバッファ部を有する。抵抗ストリング型ＤＡ変換器におけるバッファ部はオフセットを有するため、当該オフセットを調整するためのオフセット調整回路を当該バッファ部に設けることが知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１６−３９４４２号公報

特許文献１においては、チップ面積を小さくし、テスト回数を少なくするために、上位ビット用ＤＡ変換器と下位ビット用ＤＡ変換器とに分割し、上位ビット用ＤＡ変換器の出力をバッファするバッファ部にオフセット調整回路を設けている。しかしながら、バッファ部の内部でオフセット調整を実施する場合、オフセット調整の精度を向上させることは難しい。

上記課題を解決するために、本発明の第１の態様においては、電圧が第１の入力端子に入力されるバッファ部と、バッファ部の出力端子に接続された第１の抵抗ストリング部と、第１の抵抗ストリング部に直列に接続された第２の抵抗ストリング部を有し、第２の抵抗ストリング部を介してアナログ電圧を出力する第１のＤＡ変換部と、第１の抵抗ストリング部の複数の抵抗のうちの少なくとも１つの抵抗の端部と、バッファ部の第２の入力端子との間の接続を切り替えられる切り替え部と、を備えるＤＡ変換器を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態のＤＡ変換器の第１構成例を示す。 比較例１のＤＡ変換器の第１のバッファ部および第２のバッファ部のオフセットが０の場合の説明図である。 比較例２のＤＡ変換器の第１のバッファ部のオフセットがＶｏｆｆ１であり、第２のバッファ部のオフセットが０の場合の説明図である。 第１のバッファ部の残留オフセットおよび第２のバッファ部の残留オフセットと、ＤＮＬ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）およびＩＮＬ（Ｉｎｔｅｇｒａｌ Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）に対する残留オフセットの影響とを説明する説明図である。 本実施形態のＤＡ変換器の第１構成例における第１のバッファ部および第２のバッファ部のオフセットが０の場合の説明図である。 本実施形態のＤＡ変換器の第１構成例における第１のバッファ部のオフセットがＶｏｆｆ１であり、第２のバッファ部のオフセットが０の場合の説明図である。 本実施形態のＤＡ変換器の第１構成例における第１のバッファ部のオフセットがＶｏｆｆ１であり、第２のバッファ部のオフセットが０の場合の説明図である。 第１のバッファ部の残留オフセットおよび第２のバッファ部のオフセットと、ＤＮＬおよびＩＮＬに対するオフセットの影響とを説明する説明図である。 本実施形態のＤＡ変換器の第２構成例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態のＤＡ変換器１０の第１構成例を示す。ＤＡ変換器１０は、入力するデジタルコードに応じて、アナログ電圧を出力する。ＤＡ変換器１０は、デジタルコードを上位ビットおよび下位ビットに分割して、それぞれＤＡ変換する。ＤＡ変換器１０は、第２のＤＡ変換部１００と、第１のバッファ部１１０と、第２のバッファ部１２０と、第１の抵抗ストリング部１３０と、第１のＤＡ変換部１４０と、切り替え部１５０と、制御部１６０と、を備える。第１のＤＡ変換部１４０は、第２の抵抗ストリング部１４２と、入力するデジタルコードの下位ビットに応じて、第２の抵抗ストリング部１４２のどの抵抗端を出力端子１４４に接続するかを選択するスイッチＳＷ群とを備える。ＤＡ変換器１０は、第１のバッファ部１１０および第２のバッファ部１２０の間のオフセット差を、第１の抵抗ストリング部１３０と、第２の抵抗ストリング部１４２と、切り替え部１５０とにより補正するものである。

第２のＤＡ変換部１００は、第１のバッファ部１１０および第２のバッファ部１２０の非反転入力端子に接続され、入力するデジタルコードの上位ビットに応じた第１の電圧および第２の電圧を出力する上位ビットＤＡ変換部である。第２のＤＡ変換部１００は、抵抗ストリング型ＤＡ変換器であってよい。

第２のＤＡ変換部１００は、電源電圧ＶＤＤと電圧ＶＳＳ（例えば０Ｖ）との間に、複数の抵抗Ｒ１−Ｒ７を直列に接続した第３の抵抗ストリング部１０２を有する。第２のＤＡ変換部１００は、第３の抵抗ストリング部１０２の各抵抗Ｒ１−Ｒ７の端部と第１のバッファ部１１０および第２のバッファ部１２０の非反転入力端子との間に設けられた複数の第２のＤＡ変換スイッチＳＷ１−ＳＷ８を有する。複数の抵抗Ｒ１−Ｒ７は、同一の抵抗値を有してよい。

第２のＤＡ変換部１００は、電源電圧ＶＤＤと電圧ＶＳＳとの間の電圧差を複数の抵抗Ｒ１−Ｒ７で分圧し、複数の第２のＤＡ変換スイッチＳＷ１−ＳＷ８のうちの２つをオンにすることで、当該第２のＤＡ変換スイッチに接続された抵抗の端部の分圧電圧をそれぞれ第１の電圧および第２の電圧として出力する。第２のＤＡ変換部１００は、第２のＤＡ変換スイッチＳＷ１−４のうちの１つをオンにすることで、第１の電圧を出力し、第２のＤＡ変換スイッチＳＷ５−８のうちの１つをオンにすることで、第２の電圧を出力する。これにより、第２のＤＡ変換部１００は、デジタルコードの上位ビットに応じた位置の分圧電圧を出力し、抵抗Ｒ１−Ｒ７の数に応じた分解能でＤＡ変換することができる。また、第１の電圧と第２の電圧は各抵抗Ｒ１−Ｒ７のいずれかの抵抗の両端電圧の電圧が出力されるようにスイッチングされる。例えば、第２のＤＡ変換スイッチＳＷ１と第２のＤＡ変換スイッチＳＷ５、第２のＤＡ変換スイッチＳＷ５と第２のＤＡ変換スイッチＳＷ２、または、第２のＤＡ変換スイッチＳＷ２と第２のＤＡ変換スイッチＳＷ６が同時にオンするようにスイッチングされる。

第１のバッファ部１１０は、第２のＤＡ変換部１００の変換結果である第１の電圧をバッファする。第１のバッファ部１１０の非反転入力端子には、第２のＤＡ変換部１００が出力する第１の電圧が入力される。第１のバッファ部１１０の反転入力端子は、切り替え部１５０に接続され、第１のバッファ部１１０の出力端子は、第１の抵抗ストリング部１３０に接続される。第１のバッファ部１１０は、反転入力端子電圧と非反転入力端子電圧が同一となるように動作する。第１のバッファ部１１０の出力は、切り替え部１５０により選択されたフィードバックノードと第１のバッファ部１１０の出力間の抵抗部で降下する分上昇した電圧を出力する。

第２のバッファ部１２０は、第２のＤＡ変換部１００の変換結果である第２の電圧をバッファする。第２のバッファ部１２０の非反転入力端子には、第２のＤＡ変換部１００が出力する第２の電圧が入力される。第２のバッファ部１２０の反転入力端子は、当該第２のバッファ部１２０の出力端子に接続され、第２のバッファ部１２０の出力端子は、第１のＤＡ変換部１４０に接続される。第２のバッファ部１２０は、略１倍の差動増幅回路を有してよく、非反転入力端子に入力される第２の電圧と反転入力端子に入力される出力端子からのフィードバック電圧との間の差に応じた電圧（例えば第２の電圧と同一の電圧）を出力する。

第１の抵抗ストリング部１３０は、直列に接続された複数の抵抗Ｒ２１−Ｒ２３を有し、当該複数の抵抗Ｒ２１−Ｒ２３は第１のバッファ部１１０のオフセット補正のために用いられる。第１の抵抗ストリング部１３０は、第１のＤＡ変換部１４０の第２の抵抗ストリング部１４２に直列に接続される。第１の抵抗ストリング部１３０の複数の抵抗Ｒ２１−Ｒ２３は、全て同一の抵抗値を有してよい。

第１のＤＡ変換部１４０は、入力するデジタルコードの下位ビットに応じてアナログ電圧を出力端子１４４から出力する下位ビットＤＡ変換部である。第１のＤＡ変換部１４０は、抵抗ストリング型ＤＡ変換器であってよい。

第１のＤＡ変換部１４０は、第２の抵抗ストリング部１４２と、複数の第１のＤＡ変換スイッチＳＷ３０−ＳＷ３８と、出力端子１４４とを有する。第２の抵抗ストリング部１４２は、直列に接続された複数の抵抗Ｒ３０−Ｒ３７を含む。第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３７は、第１の抵抗ストリング部１３０の複数の抵抗Ｒ２１−Ｒ２３と直列に接続されてよい。複数の第１のＤＡ変換スイッチＳＷ３０−ＳＷ３８は、第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３７の端部と第１のＤＡ変換部１４０の出力端子１４４との間に設けられる。

第１のＤＡ変換部１４０は、第１のバッファ部１１０の出力と第２のバッファ部１２０の出力との間の電圧を複数の抵抗で分圧する。第１のＤＡ変換部１４０は、デジタルコードの下位ビットに応じて複数の第１のＤＡ変換スイッチＳＷ３０−ＳＷ３８のうちの１つをオンにすることで、当該第１のＤＡ変換スイッチに接続された抵抗の端部の分圧電圧をアナログ電圧として出力する。

なお、第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３７は、同一の抵抗値を有してよい。第１の抵抗ストリング部１３０および第２の抵抗ストリング部１４２の複数の抵抗Ｒ２１−Ｒ２３、Ｒ３０−Ｒ３７は、抵抗ストリング部毎に異なる抵抗値を有してよく、または全て同一の抵抗値を有してよい。また、第１−第３の抵抗ストリング部１０２、１３０，１４２の複数の抵抗Ｒ１−Ｒ７、Ｒ２１−Ｒ２３、Ｒ３０−Ｒ３７は、抵抗ストリング部毎に異なる抵抗値を有してよく、または全て同一の抵抗値を有してもよい。

第１のＤＡ変換部１４０に含まれる第２の抵抗ストリング部１４２は、抵抗ストリング型ＤＡ変換器用の抵抗と同時に一部の抵抗が第１のバッファ部１１０のオフセット補正のために用いられる。切り替え部１５０は、第１の抵抗ストリング部１３０の複数の抵抗Ｒ２１−Ｒ２３および第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３３のうちの少なくとも１つの抵抗の端部と、第１のバッファ部１１０の反転入力端子との間の接続を切り替えられる。切り替え部１５０は、複数の抵抗Ｒ２１−Ｒ２３、Ｒ３０−Ｒ３３の間のノードのうちのいずれか１つと第１のバッファ部１１０の反転入力端子とを接続してよい。切り替え部１５０は、このような接続の切り替えにより、第１のバッファ部１１０の出力と第２のバッファ部１２０の出力との間の電位差を変更して、第１のバッファ部１１０のオフセットと第２のバッファ部１２０のオフセット差等で発生する第１の電圧と第２の電圧の差と第１のＤＡ変換部１４０に加わる電圧差が等しくなるように補正することができる。

切り替え部１５０は、第１の抵抗ストリング部１３０の複数の抵抗Ｒ２１−Ｒ２３の端部と第１のバッファ部１１０の反転入力端子との間、および第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３３の端部と第１のバッファ部１１０の反転入力端子との間に設けられた複数の切り替えスイッチＳＷ２１−ＳＷ２８を有する。切り替え部１５０は、複数の切り替えスイッチＳＷ２１−ＳＷ２８をオン／オフすることで、複数の抵抗Ｒ２１−Ｒ２３、Ｒ３０−Ｒ３３のうちの１つの抵抗の端部と、第１のバッファ部１１０の反転入力端子との間の接続を切り替えられる。これにより、抵抗Ｒ３０−Ｒ３３を本実施形態のオフセット補正に用いることができる。

制御部１６０は、入力するデジタルコードに応じて、第２のＤＡ変換部１００の第２のＤＡ変換スイッチＳＷ１−ＳＷ８と、第１のＤＡ変換部１４０の第１のＤＡ変換スイッチＳＷ３０−ＳＷ３８とを制御し、デジタルコードに応じたアナログ電圧を出力させる。一方、制御部１６０は、切り替え部１５０の切り替えスイッチＳＷ２１−ＳＷ２８を制御して、第１のＤＡ変換部１４０に印可される電圧を補正する。

制御部１６０は、記憶部１６５を有する。記憶部１６５は、例えばキャリブレーションにおいて決定された、切り替え部１５０により切り替えられる接続を示す値（例えば、ＤＡ変換動作時にオンされる切り替えスイッチの識別子、または第１のバッファ部１１０および／または第２のバッファ部１２０のオフセット電圧値等）を格納する。例えば、記憶部１６５は、第１の電圧と第２の電圧の差と第１のＤＡ変換部１４０の上端および下端に加わる電圧差の差が最小となるよう複数の切り替えスイッチＳＷ２１−ＳＷ２８のうちいずれのスイッチをオンするかを示す値を格納してよい。

次に、本実施形態のＤＡ変換器１０の第１構成例におけるＤＡ変換動作の一例を、図１を参照して説明する。第２のＤＡ変換部１００は、制御部１６０の制御により、入力されたデジタルコードの上位ビット（例えば上位３ビット）に応じて第２のＤＡ変換スイッチＳＷ１−４のうちの１つおよび第２のＤＡ変換スイッチＳＷ５−８のうちの１つをオンにして、他をオフの状態とする。

一例として、第２のＤＡ変換部１００は、第２のＤＡ変換スイッチＳＷ１およびＳＷ５をオンにし、抵抗Ｒ１の両端における上側の電圧と下側の電圧とが、それぞれ第１の電圧と第２の電圧として出力される。別のデジタルコード（例えば１コード下のデジタルコード）が入力されると、第２のＤＡ変換部１００は、第２のＤＡ変換スイッチＳＷ１をオフして第２のＤＡ変換スイッチＳＷ２をオンし、ＳＷ５をオンに維持し、これにより、抵抗Ｒ２の両端における下側の電圧と上側の電圧とがそれぞれ第１の電圧と第２の電圧として出力される。このように異なるデジタルコードが入力されると、第１のバッファ部１１０に入力される電圧と第２のバッファ部１２０に入力される電圧とは、上下関係が切り替わるため、第１のバッファ部１１０および第２のバッファ部１２０が出力する電圧も同様に上下関係が切り替わる。

第１のバッファ部１１０は第１の電圧をバッファして、バッファした第１の電圧を第１の抵抗ストリング部１３０を介して第１のＤＡ変換部１４０に出力する。また、第２のバッファ部１２０は第２の電圧をバッファして、バッファした第２の電圧を第１のＤＡ変換部１４０に出力する。

第１のＤＡ変換部１４０は、制御部１６０の制御により、入力されたデジタルコードの下位ビット（例えば下位３ビット）に応じて、第１のＤＡ変換スイッチＳＷ３０−３８のうちの１つをオンにして、他をオフの状態とする。これにより、オンされた第１のＤＡ変換スイッチが接続された、第２の抵抗ストリング部１４２の抵抗の端部における電圧が出力端子１４４から出力される。

一例として、第１のＤＡ変換スイッチＳＷ３１は、下位３ビット「１１１」、第１のＤＡ変換スイッチＳＷ３２は、下位３ビット「１１０」、第１のＤＡ変換スイッチＳＷ３３は、下位３ビット「１０１」、第１のＤＡ変換スイッチＳＷ３４は、下位３ビット「１００」、第１のＤＡ変換スイッチＳＷ３５は、下位３ビット「０１１」、第１のＤＡ変換スイッチＳＷ３６は、下位３ビット「０１０」、第１のＤＡ変換スイッチＳＷ３７は、下位３ビット「００１」、第１のＤＡ変換スイッチＳＷ３８は、下位３ビット「０００」に対応する。例えば、入力されるデジタルコードの下位３ビットが「０１０」の場合、第１のＤＡ変換スイッチＳＷ３６をオンして、他のスイッチをオフの状態とする。また、第１のＤＡ変換スイッチＳＷ３０−３８と下位ビットとの間の関係は、第２のＤＡ変換部１００からの第１の電圧および第２の電圧の上下関係が逆になることにより、入れ替わる。例えば、第１のＤＡ変換スイッチＳＷ３０は、下位３ビット「０００」、第１のＤＡ変換スイッチＳＷ３１は、下位３ビット「００１」、第１のＤＡ変換スイッチＳＷ３２は、下位３ビット「０１０」、・・・第１のＤＡ変換スイッチＳＷ３７は、下位３ビット「１１１」に対応するものとなる。

このような本実施形態のＤＡ変換器１０のＤＡ変換動作前に、制御部１６０は、記憶部１６５に格納された値を読み出し、当該値が示す、切り替え部１５０のいずれか一つの切り替えスイッチをオンにして、第１の電圧と第２の電圧の差と第１のＤＡ変換部１４０の上端および下端に加わる電圧差の差が最小となるよう補正する。

図２は、比較例１のＤＡ変換器２０の第１のバッファ部２１０および第２のバッファ部２２０のオフセットが０の場合の説明図である。ここで、第１のバッファ部２１０および第２のバッファ部２２０のオフセットと出力電圧との関係を、比較例を用いて説明する。比較例１のＤＡ変換器２０は、第２の抵抗ストリング部２３０と複数の第１のＤＡ変換スイッチ２４０とを有する第１のＤＡ変換部２００を備え、本実施形態のＤＡ変換器１０と異なり、切り替え部１５０および第１の抵抗ストリング部１３０を有さない。従って、比較例１のＤＡ変換器２０における第１のバッファ部２１０の出力端子は、当該第１のバッファ部２１０の反転入力端子に直接接続される。一例として、第１のバッファ部２１０の非反転入力端子には電圧Ｖｒｅｆが入力され、第２のバッファ部２２０の非反転入力端子には電圧ＶＳＳ（０）が入力される。また、第１のＤＡ変換部２４０の各抵抗Ｒ１０１−Ｒ１０８は、同じ抵抗値を有する。なお、比較例１のＤＡ変換器２０は、本実施形態のＤＡ変換器１０の第２のＤＡ変換部１００と同様の不図示の第２のＤＡ変換部を有する。

第１のバッファ部２１０は、入力された電圧を略１倍で出力するため、第１のバッファ部２１０がオフセットを有さない場合（Ｖｏｆｆ＝０）、第１のバッファ部２１０の出力電圧はＶｒｅｆとなる。従って、第１のＤＡ変換部２００の各抵抗Ｒ１０１−Ｒ１０８の両端の電位差は、第１のバッファ部２１０の出力電圧と第２のバッファ部２２０の出力電圧との間の電位差Ｖｒｅｆを、８個の抵抗Ｒ１０１−Ｒ１０８で８等分に分圧した値Ｖｒｅｆ／８となる。ただし、図２のようなバッファ部のオフセットが０の場合は理想的な状態であり、実際のバッファ部は、オフセットを有する。

図３は、比較例２のＤＡ変換器２０の第１のバッファ部２１０のオフセットがＶｏｆｆ１であり、第２のバッファ部２２０のオフセットが０の場合の説明図である。比較例２のＤＡ変換器２０は、第１のバッファ部２１０がオフセットＶｏｆｆ１を有する以外は、比較例１のＤＡ変換器２０と同様である。

第１のバッファ部２１０は、入力された電圧を略１倍で出力するため、第１のバッファ部２１０がオフセットＶｏｆｆ１を有する場合、第１のバッファ部２１０の出力電圧はＶｒｅｆ＋Ｖｏｆｆ１となる。従って、第１のＤＡ変換部２００の各抵抗Ｒ１０１−Ｒ１０８の両端の電位差は、第１のバッファ部２１０の出力電圧と第２のバッファ部２２０の出力電圧との間の電位差Ｖｒｅｆ＋Ｖｏｆｆ１を、８個の抵抗Ｒ１０１−Ｒ１０８で８等分に分圧した値（Ｖｒｅｆ＋Ｖｏｆｆ１）／８となる。このように各抵抗の電位差に、第１のバッファ部２１０のオフセットが影響する。従って、デジタルコードに応じて第１のバッファ部２１０の出力電圧（ＯＵＴ１）と第２のバッファ部２２０の出力電圧（ＯＵＴ２）との上下関係が切り替わる毎に、第１のバッファ部２１０の出力電圧と第２のバッファ部２２０の出力電圧との間の電圧差（ＯＵＴ１−ＯＵＴ２、ＯＵＴ２−ＯＵＴ１）が異なるものとなる。

このようなオフセットに起因する各抵抗間の電位差は、オフセット補正後にも補正精度が低いと、残留オフセットのばらつきが生じうる。比較例２のＤＡ変換器２０では、入力するデジタルコードのビット数の増加に伴って、ＤＡ変換部の電圧の上下関係が切り替わる毎に残留オフセットが影響し、単調性は確保できるもののリニアリティ特性は劣化してしまう。また、実際には第１のバッファ部２１０と第２のバッファ部２２０との両方にオフセットが存在するため、２つのバッファ部の残留オフセットのばらつきにより、ＤＡ変換器２０のリニアリティ特性はより劣化しうる。

図４は、一例として、各デジタルコードの上位ビットにおける、第１のバッファ部２１０の残留オフセット−ａ（ｍＶ）および第２のバッファ部２２０の残留オフセット＋ｂ（ｍＶ）と、ＤＮＬおよびＩＮＬに対する残留オフセットの影響とを説明する説明図を示す。残留オフセットは、例えば、従来のオフセット補正回路等を用いたオフセット補正後に残留したオフセットを示す。

図４に示すように、上位ビットに応じた第２のＤＡ変換部からの電圧を、第１のバッファ部２１０と第２のバッファ部２２０とによりバッファして出力する際に、第１のバッファ部２１０と第２のバッファ部２２０のオフセット差により、ＤＮＬおよびＩＮＬが劣化している。上位ビットＤＡ変換部と下位ビットＤＡ変換部とに分割した回路構成において、高い直線性を実現するには、第１の電圧と第２の電圧の差と第１のＤＡ変換部上端および下端に加わる電圧差の差が最小となるよう補正すること、すなわち、上位ビットＤＡ変換部からの２つの出力電圧差から下位ビットＤＡ変換部へ加わる出力電圧のゲインを１に保つことが重要となる。

図５は、本実施形態のＤＡ変換器１０の第１構成例における第１のバッファ部１１０および第２のバッファ部１２０のオフセットが０の場合の説明図である。切り替えスイッチＳＷ２４がオンされ、第１のバッファ部１１０の反転入力端子と第１のバッファ部１１０の出力端子の間に、抵抗Ｒ２１−Ｒ２３が接続される。また、第１のバッファ部１１０の非反転入力端子には電圧Ｖｒｅｆが入力され、第２のバッファ部１２０の非反転入力端子には電圧ＶＳＳ（０）が入力される。第１の抵抗ストリング部１３０および第２の抵抗ストリング部１４２の各抵抗Ｒ２１−Ｒ２３、Ｒ３０−Ｒ３７は、同じ抵抗値を有する。

第１のバッファ部１１０は、反転入力端子電圧と非反転入力端子電圧が同一となるように動作するため、オンされた切り替えスイッチＳＷ２４の位置において電位はＶｒｅｆとなる。従って、第１のＤＡ変換部１４０の各抵抗Ｒ３０−Ｒ３７の両端の電位差はＶｒｅｆ／８となり、ＤＡ変換動作においてもデジタルコードに対する出力電圧のずれが生じない。

図６は、本実施形態のＤＡ変換器１０の第１構成例における第１のバッファ部１１０のオフセットがＶｏｆｆ１（≒＋２Ｖｒｅｆ／８）であり、第２のバッファ部１２０のオフセットが０の場合の説明図である。ＤＡ変換器１０の条件は、第１のバッファ部１１０がオフセットＶｏｆｆ１を有する以外は、図５のＤＡ変換器１０と同様である。

第１のバッファ部１１０は、反転入力端子電圧と非反転入力端子電圧が同一となるように動作するため、オンされた切り替えスイッチＳＷ２４の位置において電位はＶｒｅｆ＋２Ｖｒｅｆ／８となる。従って、第１のＤＡ変換部１４０の各抵抗Ｒ３０−Ｒ３７の両端の電位差は、（Ｖｒｅｆ＋２Ｖｒｅｆ／８）／８となる。この状態では、ＤＡ変換器１０の出力電圧に対してオフセットが影響する。

図７は、本実施形態のＤＡ変換器１０の第１構成例における第１のバッファ部１１０のオフセットがＶｏｆｆ１（≒＋２Ｖｒｅｆ／８）であり、第２のバッファ部１２０のオフセットが０の場合の説明図である。図７は、図６の状態から、切り替えスイッチＳＷ２４をオフして、切り替えスイッチＳＷ２２をオンした状態を示す。

第１のバッファ部１１０は、反転入力端子電圧と非反転入力端子電圧が同一となるように動作するため、オンされた切り替えスイッチＳＷ２２の位置において、電位はＶｒｅｆ＋２Ｖｒｅｆ／８となる。従って、第１のＤＡ変換部１４０の各抵抗Ｒ３０−Ｒ３７の両端の電位差は、電位差Ｖｒｅｆ＋２Ｖｒｅｆ／８を、１０個の抵抗Ｒ２２−Ｒ２３、Ｒ３０−Ｒ３７で１０等分に分圧した（Ｖｒｅｆ＋２Ｖｒｅｆ／８）／１０＝Ｖｒｅｆ／８となり、オフセットの影響を排除できる。このように、本実施形態のＤＡ変換器１０では、オフセットによる出力電圧のずれを最小限にすることができる。

図８は、一例として、各デジタルコードの上位ビットにおける、第１のバッファ部１１０の残留オフセットおよび第２のバッファ部１２０のオフセットと、ＤＮＬおよびＩＮＬに対するオフセットの影響とを説明する説明図を示す。図８は、第１のバッファ部１１０と第２のバッファ部１２０の両方がオフセットを有し、図７に示すように第１のバッファ部１１０のオフセットを補正した後のＤＡ変換器１０における残留オフセットを示す。

図８に示すように、本実施形態のＤＡ変換器１０は、切り替え部１５０と第１の抵抗ストリング部１３０とにより、第１のバッファ部１１０と第２のバッファ部１２０との間のオフセット差を高精度に補正できるため、ＤＮＬおよびＩＮＬが改善している。

図９は、本実施形態のＤＡ変換器１０の第２構成例を示す。ＤＡ変換器１０の第２構成例は、第２のＤＡ変換部１００と、第１のバッファ部１１０と、第２のバッファ部１２０と、上側抵抗ストリング部９００と、下側抵抗ストリング部９０５と、第１のＤＡ変換部１４０と、第１の切り替え部１５０と、第２の切り替え部９１０と、制御部１６０とを備える。ＤＡ変換器１０の第２の構成例は、ＤＡ変換器１０の第１の構成例に、第２の切り替え部９１０と下側抵抗ストリング部９０５とを追加したものである。第１の切り替え部１５０と上側抵抗ストリング部９００とは、ＤＡ変換器１０の第１構成例の切り替え部１５０と第１の抵抗ストリング部１３０とそれぞれ同様のものであってよい。ＤＡ変換器１０の第２構成例の他の構成は、それぞれＤＡ変換器１０の第１構成例のものと同様であってよい。ＤＡ変換器１０の第２構成例の構成のうち、ＤＡ変換器１０の第１構成例と同様の構成については、説明を省略する。

下側抵抗ストリング部９０５は、第２のバッファ部１２０の出力端子に接続され、直列に接続された複数の抵抗Ｒ９１−Ｒ９４を有する。下側抵抗ストリング部９０５の複数の抵抗Ｒ９１−Ｒ９４は第２のバッファ部１２０のオフセット補正に用いられる。下側抵抗ストリング部９０５は、第１のＤＡ変換部１４０の第２の抵抗ストリング部１４２の、上側抵抗ストリング部９００が接続された側とは反対側に直列に接続される。下側抵抗ストリング部９０５の複数の抵抗Ｒ９１−Ｒ９４は、全て同一の抵抗値を有してよい。

第２の切り替え部９１０は、下側抵抗ストリング部９０５の複数の抵抗Ｒ９１−Ｒ９４および第２の抵抗ストリング部１４２の複数の抵抗Ｒ３５−Ｒ３７のうちの少なくとも１つの抵抗の端部と、第２のバッファ部１２０の反転入力端子との間の接続を切り替えられる。第２の切り替え部９１０は、複数の抵抗Ｒ９１−Ｒ９４、Ｒ３５−Ｒ３７の間の複数のノードのうちのいずれか１つと第２のバッファ部１２０の反転入力端子とを接続してよい。

第２の切り替え部９１０は、第２の抵抗ストリング部１４２の複数の抵抗Ｒ３４−Ｒ３７の端部と第２のバッファ部１２０の反転入力端子との間、および下側抵抗ストリング部９０５の複数の抵抗Ｒ９１−Ｒ９４の端部と第２のバッファ部１２０の反転入力端子との間に設けられた複数の切り替えスイッチＳＷ９１−ＳＷ９８を有する。第２の切り替え部９１０は、複数の切り替えスイッチＳＷ９１−ＳＷ９８をオン／オフすることで、複数の抵抗Ｒ３４−Ｒ３７、Ｒ９１−Ｒ９４のうちの１つの抵抗の端部と、第２のバッファ部１２０の反転入力端子との間の接続を切り替えられる。第２の切り替え部９１０は、このような接続の切り替えにより、第２のバッファ部１２０に入力される第２の電圧と、第１のＤＡ変換部１４０の下端入力電圧（抵抗Ｒ３７と抵抗Ｒ９１との間のノードにおける電圧）の電圧が等しくなるように調整することができる。

また、第１の切り替え部１５０は、第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３３の端子と第１のバッファ部１１０の反転入力端子との間、および上側抵抗ストリング部９００の複数の抵抗Ｒ２１−Ｒ２３の端部と第１のバッファ部１１０の反転入力端子との間に設けられた複数の切り替えスイッチＳＷ２１−ＳＷ２８を有する。第１の切り替え部１５０は、複数の切り替えスイッチＳＷ２１−ＳＷ２８をオン／オフすることで、複数の抵抗Ｒ３０−Ｒ３３、Ｒ２１−Ｒ２３のうち１つの抵抗の端部と、第１のバッファ部１１０の反転入力端子との間の接続を切り替えられる。第１の切り替え部１５０は、このような接続の切り替えにより、第１のバッファ部１１０に入力される第１の電圧と、第１のＤＡ変換部１４０の上端入力電圧（抵抗Ｒ２３と抵抗Ｒ３０との間のノードにおける電圧）の電圧が等しくなるように調整することができる。

なお、上側抵抗ストリング部９００の複数の抵抗Ｒ２１−Ｒ２３と、下側抵抗ストリング部９０５の複数の抵抗Ｒ９１−Ｒ９４と、第２の抵抗ストリング部１４２の複数の抵抗Ｒ３０−Ｒ３７とは、抵抗ストリング部毎に異なってよく、また、全ての抵抗が同一であってもよい。また、上側抵抗ストリング部９００と下側抵抗ストリング部９０５とは、同じ数のまたは異なる数の抵抗を有してよい。

ＤＡ変換器１０の第２構成例は、第１の切り替え部１５０の切り替えスイッチＳＷ２１−ＳＷ２８のうちの一つと、第２の切り替え部９１０の切り替えスイッチＳＷ９１−ＳＷ９８のうちの一つとをオンして他の切り替えスイッチをオフすることにより、第１構成例と同様に、第１のバッファ部１１０および第２のバッファ部１２０のオフセットを補正してよい。

なお、ＤＡ変換器１０の第１および第２構成例において、キャリブレーション時に、切り替え部１５０、９１０の切り替えスイッチＳＷ２１−ＳＷ２８、ＳＷ９１−ＳＷ９８のいずれをオンするとオフセット差を最小化できるかを決定し、当該キャリブレーションの結果（切り替えスイッチの識別子等）を記憶部１６５に格納してよい。例えば、キャリブレーションにおいて、オフセット差を最小化できる、第１の切り替え部１５０の切り替えスイッチＳＷ２１−ＳＷ２８と第２の切り替え部の切り替えスイッチＳＷ９１−ＳＷ９８との組み合わせを決定してよい。そして、通常時には、ＤＡ変換器１０において、記憶部１６５に格納された値が示す切り替えスイッチをオンして、ＤＡ変換動作を実行してよい。

本実施形態のＤＡ変換器１０は、上位ビットで選択された２つの基準電圧間の電位差と下位ビットの基準電圧間の電位差、すなわちゲインを高精度に合わせることができるため、ＤＡ変換器１０の直線性を向上させることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ ＤＡ変換器、２０ ＤＡ変換器、１００ 第２のＤＡ変換部、１０２ 第３の抵抗ストリング部、１１０ 第１のバッファ部、１２０ 第２のバッファ部、１３０ 第１の抵抗ストリング部、１４０ 第１のＤＡ変換部、１４２ 第２の抵抗ストリング部、１４４ 出力端子、１５０ 切り替え部、１６０ 制御部、１６５ 記憶部、２００ 第１のＤＡ変換部、２１０ 第１のバッファ部、２２０ 第２のバッファ部、２３０ 第２の抵抗ストリング部、２４０ 第１のＤＡ変換スイッチ、９００ 上側抵抗ストリング部、９０５ 下側抵抗ストリング部、９１０ 第２の切り替え部、ＳＷ１―ＳＷ８ 第２のＤＡ変換スイッチ、ＳＷ２１−ＳＷ２８ 切り替えスイッチ、ＳＷ３０−ＳＷ３８ 第１のＤＡ変換スイッチ、ＳＷ９１−ＳＷ９８ 切り替えスイッチ

Claims (7)

1. 電圧が第１の入力端子に入力されるバッファ部と、
   前記バッファ部の出力端子に接続された第１の抵抗ストリング部と、
   前記第１の抵抗ストリング部に直列に接続された第２の抵抗ストリング部を有し、前記第２の抵抗ストリング部を介してアナログ電圧を出力する第１のＤＡ変換部と、
   前記第１及び第２の抵抗ストリング部の複数の抵抗のうちの少なくとも１つの抵抗の端部と、前記バッファ部の第２の入力端子との間の接続を切り替えられる切り替え部と、を備える
   ＤＡ変換器。
2. 前記切り替え部は、前記第１の抵抗ストリング部の複数の抵抗の端部と前記バッファ部の第２の入力端子との間、および前記第２の抵抗ストリング部の複数の抵抗の端部と前記バッファ部の第２の入力端子との間に設けられた複数の切り替えスイッチを有し、
   前記第１のＤＡ変換部は、前記第２の抵抗ストリング部の複数の抵抗の端部と前記第１のＤＡ変換部の出力端子との間に設けられた複数のＤＡ変換スイッチを有する
   請求項１に記載のＤＡ変換器。
3. 前記第１の抵抗ストリング部の複数の抵抗および前記第２の抵抗ストリング部の複数の抵抗は、全て同じ抵抗値を有する
   請求項１または２に記載のＤＡ変換器。
4. 前記バッファ部の前記第１の入力端子に接続され、デジタルコードに応じた電圧を出力する第２のＤＡ変換部を備える
   請求項１から３のいずれか一項に記載のＤＡ変換器。
5. 前記第２のＤＡ変換部は、前記デジタルコードに応じた第１の電圧および第２の電圧を出力し、
   前記バッファ部は、第１の入力端子が前記第２のＤＡ変換部にそれぞれ接続され、前記第１の電圧および前記第２の電圧をそれぞれバッファする第１のバッファ部および第２のバッファ部を有する
   請求項４に記載のＤＡ変換器。
6. 前記第１の抵抗ストリング部は、前記第１のバッファ部および前記第２のバッファ部の出力端子にそれぞれ接続された上側抵抗ストリング部および下側抵抗ストリング部を有し、
   前記切り替え部は、前記上側抵抗ストリング部の複数の抵抗のうちの少なくとも１つの抵抗の端部と、前記第１のバッファ部の第２の入力端子との間の接続を切り替えられる第１の切り替え部と、前記下側抵抗ストリング部の複数の抵抗のうちの少なくとも１つの抵抗の端部と、前記第２のバッファ部の第２の入力端子との間の接続を切り替えられる第２の切り替え部と、を有する
   請求項５に記載のＤＡ変換器。
7. 前記切り替え部により切り替えられる前記接続を示す値を格納する記憶部を備える
   請求項１から６のいずれか一項に記載のＤＡ変換器。

Images