CN114785350A - 通过输入代码修改的线性dac - Google Patents

通过输入代码修改的线性dac Download PDF

Info

Publication number
CN114785350A
CN114785350A CN202210455666.0A CN202210455666A CN114785350A CN 114785350 A CN114785350 A CN 114785350A CN 202210455666 A CN202210455666 A CN 202210455666A CN 114785350 A CN114785350 A CN 114785350A
Authority
CN
China
Prior art keywords
current
msb
error associated
dac circuit
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210455666.0A
Other languages
English (en)
Inventor
哈恩·马丁内斯·斯胡尔曼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Top Top Technology Hongkong Co ltd
Original Assignee
Top Top Technology Hongkong Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Top Top Technology Hongkong Co ltd filed Critical Top Top Technology Hongkong Co ltd
Publication of CN114785350A publication Critical patent/CN114785350A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及一种用于输出电压的DAC电路，包括多个电流提供装置，连接为使得每个电流提供装置的输出电流是随后的电流提供装置的输出电流的一半；多个第一开关装置，分别连接到每个电流提供装置，其中每个第一开关装置用于基于控制信号将每个电流转移到第一路径或第二路径；控制装置，连接到多个第一开关装置，用于：接收二进制输入信号，二进制输入信号包括范围从MSB到LSB的多个位，每个位与多个第一开关装置中的开关装置关联；接收与MSB关联的误差；当MSB被设置为1时修改二进制输入信号，以基于二进制输入信号和与MSB关联的误差生成控制信号，使得由至少一个第一开关装置转移的电流补偿与MSB关联的误差；输出电压是基于第一路径和第二路径的电流生成的。

Description

通过输入代码修改的线性DAC
本申请要求于2021年12月20日提交欧洲专利局、申请号为EP21216106.1的欧洲专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及一种数模转换器(Digital-to-Analog Converter，DAC)电路。
背景技术
在过去的十年中，智能手机照相机已经迅速发展，在提高质量和分辨率的同时也变得越来越紧凑。镜头的移动允许对图像进行聚焦、变焦和稳定。目前，自动聚焦(auto-focus，AF)已成为基本功能。AF驱动器通常向所谓的音圈电机(voice coil motor，VCM)施加直流电(direct current，DC)。VCM响应于通常由数模转换器(DAC)电路调节的电压而被驱动，并且DAC电路的分辨率给出镜头位置的粒度。通常，DAC电路的分辨率由位的数目N给出，并指示DAC电路可以产生的输出的最小增量。
已知(例如，WO2011081966A2)，在R-2R阶梯DAC电路中，其中包括用于数字输入信号的每个位的单个电阻梯级，连续的电阻梯级从最高有效位(most significant bit，MSB)到较低有效位(least significant bit，LSB)是尺寸递减的。因此，基于因尺寸下降而导致的电阻器的物理尺寸的显著降低，可以减小R-2R阶梯DAC电路的面积。当向已经是R-2R阶梯DAC电路添加更多的电阻梯级(位)时，新添加的电阻梯级会增加通过添加更多的电气组件作为电流源而校正的误差。这些额外的电气组件增加了DAC电路的物理尺寸。
发明内容
根据本发明，提供了一种用于输出电压的DAC电路，包括：多个电流提供装置，连接为使得每个电流提供装置的输出电流是随后的电流提供装置的输出电流的一半；多个第一开关装置，分别连接到每个电流提供装置；每个第一开关装置用于基于控制信号将每个电流转移到第一路径或第二路径；以及控制装置，连接到所述多个第一开关装置，并且用于：接收二进制输入信号，所述二进制输入信号包括范围从最高有效位MSB到最低有效位LSB的多个位，其中每个位与所述多个第一开关装置中的开关装置关联；接收与所述MSB关联的误差；以及当所述MSB被设置为1时，修改所述二进制输入信号，以基于所述二进制输入信号和与所述MSB关联的所述误差，生成所述控制信号，使得由至少一个第一开关装置转移的电流，补偿与所述MSB关联的所述误差；其中，输出电压是基于所述第一路径和所述第二路径的电流生成的。通过控制开关装置，可以有效地补偿误差。这种布置被认为在最小化DAC电路所需尺寸的方面是更加通用的，同时增加了分辨率。结果，分辨率的增加不需要增加DAC电路的尺寸用于补偿误差。因此，降低了这种DAC电路的成本。
在本公开的一个示例中，所述控制装置通过控制所述多个第一开关装置中的至少一个第一开关装置，补偿与所述MSB关联的述误差，所述至少一个第一开关装置提供对应于所述二进制输入信号的电流和与所述MSB关联的所述误差。
在本公开的一个示例中，所述多个电流提供装置为多个分流器，所述多个分流器连接为使得来自每个分流器的输出电流是随后的分流器的输入电流。
在本公开的一个示例中，所述控制装置连接到多个电流源和相应的第二开关装置，并且所述控制装置还用于控制所述第二开关装置，使得由所述多个电流源生成的电流，补偿与所述MSB关联的所述误差。可选地，所述多个电流源中的每个电流源生成与由对应于所述LSB的分流器提供的电流等效的电流。
在本公开的一个示例中，所述控制装置还用于：接收与下一个MSB关联的误差；以及进一步基于与所述下一个MSB关联的所述误差，生成控制信号，使得当所述下一个MSB被设置为1时，电流是由补偿与所述下一个MSB关联的所述误差的所述多个分流器传输的。
在本公开的一个示例中，所述控制装置用于减小由对应于所述MSB的分流器提供的电流。可选地，所述控制装置可以用于减小由对应于所述下一个MSB的分流器提供的电流。通过减小电流，确保电流可以通过增加与误差相对应的电流进行校正。
在本公开的一个示例中，所述多个电流提供装置和开关装置形成R-2R阶梯。通过使用R-2R阶梯，DAC电路更易于准确地构建，因为只需要两种类型的电阻器，且可通过添加相同类型的电阻器的区段扩展位的数目。
在本公开的一个示例中，所述多个电流提供装置为：多个电流源，使得电流源的电流是连续电流源的电流的两倍；以及分流器，用于将输入电流分为第一输出电流和第二输出电流，其中，所述第一输出电流是所述第二输出电流的两倍，并且所述第二输出电流是所述多个电流源中的第一电流源的电流的两倍。
在本公开的一个示例中，所述误差是传输到对应于所述LSB的开关装置的电流的倍数。
在本公开的一个示例中，与所述MSB关联的所述误差存储在非易失性存储器中。可选地，与所述下一个MSB关联的所述误差存储在所述非易失性存储器中。通过将误差存储在这种存储器中，确保了即使在断电之后也可以获得误差值。因此，不需要在每次断电时都存储误差值，从而节省了时间，并且不必在每次使用DAC电路时输入该值。
在本公开的一个示例中，所述第一路径和所述第二路径连接到用于输出输出电流的运算放大器(operational amplifie，OPAMP)。
在本公开的一个示例中，提供了一种音圈电机(VCM)。VCM包括DAC电路，使得音圈电机被配置为可由DAC电路的输出电流控制。
附图说明
下面将参照附图中所示的优选实施例更详细地描述本发明，其中：
图1示出了DAC电路的框图。
图2示出了针对10位的由R-2R阶梯架构实现的DAC电路。
图3示出了针对12位的由R-2R阶梯架构实现的DAC电路。
图4示出了所有转换的MSB和MSB-1转换误差和DNL误差。
图5A和图5B示出了MSB转换和MSB-1转换的动态非线性(DNL)误差。
图6A和图6B示出了当MSB-1转换的DNL误差已经被校正时的MSB转换的DNL误差。
图7A和图7B示出了当MSB转换和MSB-1转换的DNL误差都被校正时的MSB转换和MSB-1转换。
图8示出了由R-2R阶梯架构实现的另一DAC电路。
图9示出了由二进制加权电流架构实现的DAC电路。
图10示出了用于输出电压的数模转换器(DAC)电路(10)的方法(1000)的图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开的各方面，其中，示出了本公开的某些实施例。
数模转换器(DAC)电路用于将数字数据转换为模拟信号。有几种用于数模转换的构架，图2至图3以及图8示出了R-2R阶梯网络架构，图9示出了二进制加权电流架构。尽管将参考这两种架构描述本公开，但是本领域技术人员将理解，可以使用其他架构。此外，尽管针对DAC电路描述了图2至图8所示的示例，但是本公开旨在在模数转换器(ADC)电路、编码器-解码器(coder-decoder，CODEC)电路、射频(radio-frequency，RF)电路、功率放大器电路、稳压电路等中实现。
图1示出了用于输出电压的DAC电路10的框图。DAC电路10包括多个电流提供装置11、多个第一开关装置30和控制装置12。多个电流提供装置11连接为使得每个电流提供装置的输出电流是随后的电流提供装置的输出电流的一半。多个第一开关装置30分别连接至每个电流提供装置。每个第一开关装置用于基于控制信号将每个电流转移到第一路径或第二路径。控制装置12连接到多个第一开关装置。控制装置12用于接收二进制输入信号，该二进制输入信号包括范围从最高有效位MSB到最低有效位LSB的多个位，其中，每个位与多个第一开关装置中的开关装置关联；接收与MSB关联的误差；以及当MSB被设置为1时，修改二进制输入信号，以基于二进制输入信号和与MSB关联的误差，生成控制信号，使得由至少一个第一开关装置30转移的电流补偿与MSB关联的误差。输出电压是基于第一路径和第二路径中的电流生成的。
图2和图3分别针对10位和12位的由R-2R阶梯架构实现的DAC电路。DAC电路10包括多个分流器20和多个第一开关装置30。多个第一开关装置30分别连接到每个分流器20。每个第一开关装置30用于基于控制信号，将每个第二输出电流转移到第一路径40或第二路径50中。
每个分流器20接收输入电流并输出第一输出电流和第二输出电流。多个分流器20连接为使得来自每个分流器的第一输出电流是随后的分流器的输入电流。每个分流器20包括节点21。节点21通过第一电阻器22连接到随后的分流器的节点，并通过第二电阻器23连接到第一开关装置30。第一电阻器22的电阻值为R，第二电阻器23的电阻值为2R。也就是说，第二电阻器23的电阻值是第一电阻器22的电阻值的两倍。多个分流器中的第一分流器的节点21连接到生成参考电压Vref的电压源。多个分流器中的最后一个分流器的节点21经由最后一个第二电阻器24连接到地线。最后一个第二电阻器24的电阻值与任何其它第二电阻器23的电阻值相同，即也具有2R的电阻值。R的值可以是任意值，只要满足R：2R的比率即可。例如，R可以是1欧姆，2R可以是2欧姆。第一电阻器22和第二电阻器23的电阻值之间的这种比率是由于从每个第一电阻器22的右侧看，电路的等效电阻Req的电阻值也为R。由于电阻值为R的等效电阻Req，多个分流器20连接为使得连续地将输入电流除以2分成两个相等的输出电流，即第一输出电流(即流过第一电阻器22的电流)等于第二输出电流(即流过第二电阻器23的电流)。如图2的示例所示，流过第一分流器的第一电阻器22的电流是I，流过第二分流器的第一电阻器22的电流是I/2，流过第三分流器的第一电阻器22的电流是I/4，依此类推(I是任意电流值)。
DAC电路10包括控制装置(未示出)。该控制装置用于接收具有N位的二进制输入信号，其中N是正整数。分流器的总数等于N。二进制输入信号用于存储范围从最高有效位(MSB)到最低有效位(LSB)的N位。MSB对应于位<N-1>(以下称为bN-1)，最低有效位(LSB)对应于位<0>(以下称为b0)。下一个最高有效位以下称为MSB-1，可以指位<N-2>(下文中称为bN-2)。
多个第一开关装置30用于由控制装置控制，使得每个第一开关装置基于二进制输入信号被控制，使得每个开关装置将第二输出电流转移到第一路径40或第二路径50。例如，当二进制输入信号是1012(子索引2表示该数字是基数为2的数字)时，则b2＝1，b1＝0，b0＝1。控制对应于b2、b1和b0的第一开关装置被控制为使得对应于b2和b0的开关装置的第二输出电流被转移到第一路径，而对应于b1的第一开关装置的第二输出电流被转移到第二路径。
DAC电路10包括用于输出输出电压Vout的运算放大器(OPAMP)60。每个开关装置30可以被控制以经由第一路径40连接到OPAMP的(+)输入端，即非反相输入端，或者经由第二路径50连接到OPAMP的(－)输入端，即反相输入端。OPAMP 60的输出电压Vout为Vout＝Vref·(RF/2R)，其中，RF是连接在放大器60的(－)输入端和其输出端之间的反馈电阻器62的电阻。反馈电阻器62的电阻值为R/5。DAC的输出电压Vout仅采用特定值，像Vout的2N个可能的电压电平，其中，N是二进制输入信号的位的数目。因此，在这个意义上，它代表了数字值。然而，通过增加二进制输入信号的位的数目，可以增加不同的可能输出电平的数量，并且可以减小连续值之间的差。这允许产生模拟量的输出，该模拟量在数值范围内连续变化的。每个二进制输入信号对模拟输出贡献不同的量。从LSB开始，每个位的权重连续地加倍。
DAC电路的分辨率被定义为由于数字输入的变化而在模拟输出中可能发生的最小变化。分辨率总是等于LSB的权重。如果其输出电压(例如，Vout)随着二进制输入信号从一个值递增到下一个值而增加，则DAC是单调的。
理想地，所有第一电阻器22和所有第二电阻器23分别具有相同的电阻值R和2R。然而，电路制造工艺会导致一个分流器20的每个第一电阻器22和第二电阻器23的电阻匹配水平(σ)相对于其他分流器的电阻匹配水平略有变化。通常，电阻器之间的失配与电阻器面积的平方根成反比。电阻器的电阻匹配水平的这种变化会在输出电压(Vout)的幅值中引起差分非线性(differential non-linearity，DNL)误差。具体地，DNL误差是输出电压Vout的实际幅值和理想幅值之间的差。为了保持R-2R DAC电路的足够分辨率，期望将DNL误差保持在一个LSB幅值的预定分数部分(例如，+/－0.5)内。通常，R-2R DAC电路的DNL误差与电阻器匹配水平成正比。例如，通过使用0.1％的电阻器匹配水平实现10位线性度，因此DNL误差保持在1LSB内。
为了将10位R-2R DAC电路的分辨率增加到12位R-2R DAC电路，可以再增加两个位。可以通过增加两个R-2R部分实现位的增加。R-2R部分包括分流器和开关装置(例如，第一开关装置)。结果，由于从10位到12位的2位增量，电阻器之间的电阻器匹配水平需要增加4倍。因此，2位的增量导致16倍的面积的增加。
MSB转换是指MSB设置为1而所有剩余的位设置为0的转换；MSB-1转换指的是下一个MSB设置为1而MSB和所有较低剩余位设置为0的转换。这可以看作是当MSB设置为1时对应于MSB的开关装置被激活，而当MSB设置为0时对应于MSB的开关装置被去激活。例如，对于10位输入信号，MSB转换是指从01111111112到10000000002的转换，而MSB-1转换是指从00111111112到01000000002的转变。子索引2表示该数字以基数2表示。类似地，子索引10表示该数字以基数10表示。如前所述，将MSB位设置为1并且将剩余位设置为0，理想地应导致1LSB的增加。一个LSB指的是仅有LSB设置为1且剩余位设置为0时，等于DAC的输出电压的电压值。例如，当添加两个R-2R部分以将10位增加到12位，而较低的10位具有10位精度时，由于匹配误差，第一个添加的位(对应于第一R-2R部分)可以具有2LSB的误差，而第二个添加的位具有4LSB的误差。实际的MSB和MSB-1电流可能过低或过高，这也将导致MSB和MSB-1转换处的非单调DAC。
图4在左图中示出了12位DAC的MSB和MSB-1转换误差，在右图中示出了12位DAC的所有转换的DNL误差。MSB和MSB-1显示为随机试验，电阻匹配水平(也称为匹配标准差)为σ＝0.001。在该试验中，两个电流都太大，这将导致非单调DAC，如图4的左图所示。输出电压(Vout)随着二进制输入的增加而增加。在图4的右图中示出了用于所有MSB转换的DNL。最低转换(MSB-2转换、……、MSB-11)的DNL误差低于MSB转换和MSB-1转换的DNL误差。也就是说，MSB转换和MSB-1转换的DNL误差高于1LSB，而MSB-2转换、……、以及MSB-11的DNL误差低于1LSB。当DNL误差在最小值(例如-1LSB)和最大值(例如1LSB)之间时，可以忽略DNL误差，因为它无法被校正。当DNL误差高于最大值(例如，1LSB)或低于最小值(例如，>-1LSB)时，DNL误差可以被校正。
基于二进制输入信号，12位DAC可以具有212(即，4096)个可能的输出电压Vout，并且每个输出电压比前一个输出电压高1LSB。这可以看作阶梯波，每个步长增加1LSB。在图5A和图5B的示例中，MSB转换具有+5LSB的DNL误差，而MSB-1转变具有-10LSB的DNL误差。也就是说，当从204710(0111111111112)转换到204810(1000000000002)，其对应于MSB转变时，对应于204810(1000000000002)的输出电压是理想值5倍。在MSB-1转换的情况下，如图5B所示，当从102310(0011111111112)转换到102410(0100000000002)时，存在-10LSB的误差，因此对应于102410(0100000000002)的输出电压为理想值的1/10倍。
如图6A和图6B所示，当MSB-1转换的DNL误差被校正时，MSB转换具有-5LSB的DNL误差。这是由于MSB转换的DNL误差受到MSB-1转换的DNL误差的影响。因此，在校正MSB转换时需要考虑MSB-1转换的DNL误差。
在图7A和图7B中，当MSB转换和MSB-1转换的DNL误差都被校正时，DAC电路的输出电压Vout相对于二进制输入信号呈现增加的线性趋势，即DAC电路是单调的。因此，在校正MSB-1时，输出电压是基于MSB-1转换的DNL误差校正的，在校正MSB时，输出电压是基于MSB转换和MSB-1转换的DNL误差校正的。在本示例中，MSB转换和MSB-1转换的DNL误差分别是+5L LSB和-10LSB，然而，本公开同样旨在涵盖并包括任何其他值，因为该值取决于电路制造工艺。
回到图3，较低的10位的DNL误差在1LSB以内，而对应于MSB和下一个MSB的两个增加位的DNL误差大于1LSB。MSB将DNL增加了+4LSB，下一个MSB将DNL增加了+2LSB。为了校正误差，控制装置连接到多个电流源(70)和相应的第二开关装置，并且用于控制第二开关装置，使得由多个电流源生成的电流，补偿与MSB关联的误差。通过添加电流源70来校正DNL误差，以补偿与MSB和/或MSB-1关联的DNL误差。然而，由于电流源70和第二开关装置的部件，这样就增加了面积。
有意使MSB和MSB-1的DNL误差做的更小。例如，如果MSB转换的DNL误差是4LSB，MSB-1转换的DNL误差是2LSB，则MSB的电压至少小4LSB，而MSB-1的电压至少小2LSB。因为MSB和MSB-1值被做的更小，所以它们可以通过在数字域中添加DNL误差来校正。如果电流较大，则不能通过减去电流来校正它们，因为这将导致MSB转换。在这种情况下，需要为所有较低有效位增加电流，这将使其不那么精致且更复杂。
在DAC电路的工业测试期间，MSB和MSB-1转换的DNL误差被测量并将其作为LSB的倍数存储在存储器中。通过将DNL误差存储为LSB的倍数，就可以知道对应于MSB的输出电压比理想的1LSB高或低多少倍。因此，控制装置可以容易地控制多个第一开关装置中的至少一个第一开关装置，以提供对应于二进制输入信号的电流和与MSB关联的误差。例如，如果输入信号是101012(即，b4＝1，b3＝1，b2＝0，b1＝0和b0＝1)并且与MSB关联的DNL误差是-3LSB，则控制装置将第一开关装置控制为110002(101012+112＝110002)。存储器通常是非易失性存储器。这种存储器即使在断电之后仍保留所存储的数据。非易失性存储器的示例是非易失性随机存取存储器(Random-Access Memory，RAM)、只读存储器(Read Only Memory，ROM)、可擦除可编程ROM(Erasable Programmable ROM，EPROM)、电可擦除可编程ROM(Electrically Erasable Programmable ROM，EEPROM)等。
在本发明中，通过二进制信号(或代码)修正进行校正，其增加了等于DNL的LSB值的倍数。这允许将两个R-2R部分增加至十个R-2R部分，所有部分具有相同的尺寸，而无需增加面积，也无需校准单个电阻器。
校正过程可以由硬件或固件通过例如以下所示的代码流执行。当MSB-1的DNL为例如-2LSB时，-2将存储在与MSB-1误差相关的存储器中。当在流中引入二进制代码时，MSB-1被设置为“1”时会增加误差。例如，二进制信号是102310，发送到DAC的二进制信号是102310，但是当二进制信号是102410时，发送到DAC的二进制信号是102410+210＝102610。这意味着210需要在102410和204710之间添加，但也需要在307210和409510之间添加。原则上，MSB-1校正＝-1×DNLMSB-1以及MSB校正＝-1×(DNLMSB-1+DNLMSB)，其中，DNLMSB-1是MSB-1的DNL误差，DNLMSB是MSB的DNL误差。也就是说，误差校正等于DNL误差但具有相反的符号。如果DNL误差为正，则误差校正为负，反之亦然。
流代码：
1.Retrieve OTP value of MSB and MSB-1,being DNLMSB and DNLMSB-1
2.Loop
3.Get InputCode；
4.If InputCode<1024OutputCode＝InputCode；
5.If 1023<InputCode<2048OutputCode＝InputCode–DNLMSB-1；
6.If InputCode>2047OutputCode＝InputCode-DNLMSB-1–DNLMSB；
7.If InputCode>3071OutputCode＝InputCode-2*DNLMSB-1–DNLMSB；8.WriteOutputCode to DAC
9.End Loop
当流代码在第5行时，MSB-1设置为‘1’，因此是活动的(或开启的)，当流代码在第6时，MSB设置为‘1’，因此是活动的(或开启的)，并且流代码在第7行时，MSB和MSB-1设置为‘1’，因此两者都是活动的(或开启的)。
当板上没有处理器时，该流可以用于数字硬件实现，或者当DAC直接耦合至处理器时，该流可以用于固件实现。
图8示出了包括控制装置(未示出)的另一DAC电路。控制装置连接到多个第一开关装置30。多个第一开关装置(30)用于基于由控制装置生成的控制信号将每个电流转移到第一路径(40)或第二路径(50)。减小电流80表明流过与MSB关联的第一开关装置30的电流(或电压)已减少至少4LSB，而减少电流82表明流过与MSB-1关联的第一开关装置30的电流(或电压)已减少至少2LSB。通过减小电流，可以校正MSB和/或MSB-1的DNL误差。控制装置用于通过修改二进制输入信号来补偿与MSB关联的误差，以生成控制信号，该控制信号控制由多个第一开关装置中对应于二进制输入信号和与MSB关联的误差的至少一个第一开关装置提供的电流。在DAC电路的操作期间，存储在存储器中的DNL误差值被检索，并且与MSB和/或MSB-1关联的误差的校正可以由控制装置执行。控制装置的示例是硬件、软件和固件。
虽然图2至图6所示的示例是针对10位R-2R DAC电路到12位R-2RDAC电路进行描述的，但其也旨在针对一般的M位R-2R DAC电路到N位R-2R DAC电路，其中M<N，且其中通过向二进制输入信号添加值来校正N-M个MSB，该值是基于MBS转换的误差。例如，8位R-2R DAC电路到12位R-2R DAC电路在这种情况下会增加4个部分。通常，M位到N位的增加可以通过添加N-M个部分来完成，而每个添加的部分的值是21(1-x1LSB)、22(1-x2LSB)、……、2(N-M)(1-x(N-M)LSB)。这里xn是>＝1的值，以确保添加的部分不会比2n大，而只是小一位，从而可以校正DNL误差。
本发明可用于任何多位DAC架构。同样针对如图7所示的二进制加权DAC。当分辨率从15位增加到16位时(M＝15，N＝16)，可以添加不匹配电流源，其具有比位15大21(1－1LSB)倍的值。除了使用原始DAC自身的LSB，还可以制作单独的电流源以补偿误差。这些LSB电流源可以耦合到OTP而无需修改代码。然而，这样就增加了面积。
图9示出了由二进制加权电流架构实现的10位DAC电路。二进制加权电阻器DAC使用OPAMP对经由电流缩放电阻器从参考电压VRref得到的二进制加权电流求和。DAC电路100包括八个电流源125、一个分流器120、十个第一开关装置130和控制装置(未示出)。每个第一开关装置130分别连接到每个电流源和分流器。每个第一开关装置130用于基于控制信号将每个电流转移到第一路径140或第二路径150。每个电流源125产生电流，使得电流源的电流是连续电流源的电流的两倍。即，对应于位b7的电流是对应于位b6的电流的两倍，对应于位b6的电流是对应于位b5的电流的两倍，以此类推。
分流器120用于将输入电流分成第一输出电流和第二输出电流。第一开关装置130连接到分流器的每个输出电流。分流器120包括第一电阻器121和第二电阻器122。第一电阻器121的电阻为R，第二电阻器122的电阻为2R。电阻器的这种布置使得第一输出电流是第二输出电流的两倍。对应于位b8的第二输出电流是对应于位b7的电流的两倍。
控制装置连接到多个第一开关装置130，并基于二进制输入信号和与MSB关联的误差生成控制信号，使得当MSB设置为1时，提供补偿与MSB关联的误差的电流。
DAC电路100包括OPAMP 160。第一路径140和第二路径150连接到OPAMP 160以输出输出电流Vout。每个开关装置130可以被控制以经由第一路径140连接到OPAMP的(+)输入端，即非反相输入端，或者经由第二路径150连接到OPAMP的(－)输入端，即反相输入端。OPAMP 160的输出电压Vout为Vout＝Vref·(RF/2R)，其中，RF是连接在放大器160的(－)输入端和其输出端之间的反馈电阻器162的电阻。反馈电阻器162的电阻值为R/5。
位b9(即，MSB)和位b8(即，MSB-1)的DNL误差是由于电流源之间的失配造成的。在DAC电路的工业测试期间，测量这些DNL误差并将其存储在存储器中。
图1、图2、图3、图8和图9的DAC电路可用于很多应用。很多电机控制需要电压控制信号，而DAC对于可以由处理器或控制器驱动的应用是理想的。例如，音圈电机(VCM)可以用于通过DAC电路的输出电流被控制。
图10示出了一种用于输出电压的数模转换器(DAC)电路(10)的方法(1000)，DAC电路包括：多个电流提供装置(11)，连接为使得电流提供装置中的每个电流提供装置的输出电流是随后的电流提供装置的输出电流的一半；以及多个第一开关装置(30)，分别连接到每个电流提供装置；每个第一开关装置用于基于控制信号将每个电流转移到第一路径(40)或第二路径(50)。方法1000的步骤S101包括：接收二进制输入信号，该二进制输入信号包括范围从最高有效位MSB到最低有效位LSB的多个位，并且其中，每个位与多个第一开关装置中的开关装置关联。方法1000的步骤S102包括：接收与MSB关联的误差。方法1000的步骤S103包括：当MSB被设置为1时，修改二进制输入信号，以基于二进制输入信号和与MSB关联的误差生成控制信号，使得由至少一个第一开关装置转移的电流，补偿与MSB关联的误差。方法1000的步骤S104包括：基于第一路径和第二路径的电流，生成输出电压。
本发明不应被认为限于上述优选实施例；在不脱离本专利权利要求的范围的情况下，许多进一步的变体和修改是可行的。根据本发明配置的电动机器可用于任何期望小型且高效的电动机器的地方，例如用于控制内燃机上的阀。

Claims (15)

1.一种用于输出电压的数模转换器DAC电路(10)，包括：
多个电流提供装置(11)，连接为使得每个电流提供装置的输出电流是随后的电流提供装置的输出电流的一半；
多个第一开关装置(30)，分别连接到每个电流提供装置，其中每个第一开关装置用于基于控制信号将每个电流转移到第一路径(40)或第二路径(50)；以及
控制装置(12)，连接到所述多个第一开关装置，并且用于：
接收二进制输入信号，所述二进制输入信号包括范围从最高有效位MSB到最低有效位LSB的多个位，其中每个位与所述多个第一开关装置中的开关装置关联；
接收与所述MSB关联的误差；以及
当所述MSB被设置为1时，修改所述二进制输入信号，以基于所述二进制输入信号和与所述MSB关联的所述误差，生成所述控制信号，使得由至少一个第一开关装置转移的电流，补偿与所述MSB关联的所述误差；
其中，输出电压是基于所述第一路径和所述第二路径的电流生成的。
2.根据权利要求1所述的DAC电路，其中，所述控制装置通过控制所述多个第一开关装置中的至少一个第一开关装置，补偿与所述MSB关联的所述误差，所述至少一个第一开关装置提供对应于所述二进制输入信号的电流和与所述MSB关联的所述误差。
3.根据权利要求1或2所述的DAC电路，其中，所述多个电流提供装置为多个分流器(20)，所述多个分流器(20)连接为使得来自每个分流器的输出电流是随后的分流器的输入电流。
4.根据权利要求1所述的DAC电路，其中，
所述控制装置连接到多个电流源(125)和相应的第二开关装置(130)，并且
所述控制装置还用于控制所述第二开关装置，使得由所述多个电流源生成的电流，补偿与所述MSB关联的所述误差。
5.根据权利要求4所述的DAC电路，其中，所述多个电流源中的每个电流源生成与由对应于所述LSB的分流器提供的电流等效的电流。
6.根据权利要求1至5中任一项所述的DAC电路，其中，所述控制装置还用于：
接收与下一个MSB关联的误差；以及
进一步基于与所述下一个MSB关联的所述误差，生成控制信号，
使得当所述下一个MSB被设置为1时，电流是由补偿与所述下一个MSB关联的所述误差的所述多个分流器传输的。
7.根据权利要求1至6中任一项所述的DAC电路，其中，所述控制装置还用于减小由对应于所述MSB的分流器提供的电流。
8.根据权利要求5所述的DAC电路，其中，所述控制装置还用于减小由对应于所述下一个MSB的分流器提供的电流。
9.根据权利要求1所述的DAC电路，其中，所述多个电流提供装置和开关装置形成R-2R阶梯。
10.根据权利要求1所述的DAC电路，其中，所述多个电流提供装置为：
多个电流源(125)，使得电流源的电流是连续电流源的电流的两倍；以及
分流器(120)，用于将输入电流分为第一输出电流和第二输出电流，其中，所述第一输出电流是所述第二输出电流的两倍，并且所述第二输出电流是所述多个电流源(125)中的第一电流源的电流的两倍。
11.根据权利要求10所述的DAC电路，其中，所述控制装置通过控制所述多个第一开关装置中的至少一个第一开关装置，补偿与所述MSB关联的所述误差，所述至少一个第一开关装置提供对应于所述二进制输入信号的电流和与所述MSB关联的所述误差。
12.根据权利要求1至11中任一项所述的DAC电路，其中，所述误差是传输到对应于所述LSB的开关装置的电流的倍数。
13.根据权利要求1至12中任一项所述的DAC电路，其中，与所述MSB关联的所述误差存储在非易失性存储器中。
14.根据权利要求1至13中任一项所述的DAC电路，其中，所述第一路径和所述第二路径连接到用于输出输出电流的运算跨导放大器OPAMP(60)。
15.一种用于输出电压的数模转换器DAC电路(10)的方法，所述DAC电路包括：多个电流提供装置(11)，连接为使得每个电流提供装置的输出电流是随后的电流提供装置的输出电流的一半；以及多个第一开关装置(30)，分别连接到每个电流提供装置，其中每个第一开关装置用于基于控制信号将每个电流转移到第一路径(40)或第二路径(50)中，所述方法包括：
接收(S101)二进制输入信号，所述二进制输入信号包括范围从最高有效位MSB到最低有效位LSB的多个位，其中每个位与所述多个第一开关装置中的开关装置关联；
接收(S102)与所述MSB关联的误差；以及
当所述MSB被设置为1时，修改(S103)所述二进制输入信号，以基于所述二进制输入信号和与所述MSB关联的所述误差，生成控制信号，使得由至少一个第一开关装置转移的电流，补偿与所述MSB关联的所述误差；以及
基于所述第一路径和所述第二路径中的电流，生成(S104)输出电压。
CN202210455666.0A 2021-12-20 2022-04-28 通过输入代码修改的线性dac Pending CN114785350A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21216106.1 2021-12-20
EP21216106.1A EP4199358A1 (en) 2021-12-20 2021-12-20 Linear dac by input code modification

Publications (1)

Publication Number Publication Date
CN114785350A true CN114785350A (zh) 2022-07-22

Family

ID=78957846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210455666.0A Pending CN114785350A (zh) 2021-12-20 2022-04-28 通过输入代码修改的线性dac

Country Status (3)

Country Link
EP (1) EP4199358A1 (zh)
CN (1) CN114785350A (zh)
WO (1) WO2023116452A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116452A1 (en) * 2021-12-20 2023-06-29 Goodix Technology (Hk) Company Limited Linear dac by input code modification

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089380B2 (en) * 2009-08-17 2012-01-03 Analog Devices, Inc. Voltage mode DAC with calibration circuit using current mode DAC and ROM lookup
US8013772B2 (en) 2009-12-31 2011-09-06 Texas Instruments Incorporated Reduced area digital-to-analog converter
US8576101B1 (en) * 2012-11-05 2013-11-05 Google Inc. Calibration of an R2R ladder based current digital-to-analog converter (DAC)
US9136866B2 (en) * 2013-10-09 2015-09-15 Analog Devices Global Digital-to-analog converter and a method of operating a digital-to-analog converter
US9258010B1 (en) * 2014-08-29 2016-02-09 Cisco Technology, Inc. Monotonic segmented digital to analog converter
CN105204563A (zh) * 2015-09-17 2015-12-30 中国电子科技集团公司第四十七研究所 用于dac的基准电流补偿方法和电路
EP4199358A1 (en) * 2021-12-20 2023-06-21 Goodix Technology (HK) Company Limited Linear dac by input code modification

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116452A1 (en) * 2021-12-20 2023-06-29 Goodix Technology (Hk) Company Limited Linear dac by input code modification

Also Published As

Publication number Publication date
WO2023116452A1 (en) 2023-06-29
EP4199358A1 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
JP4550901B2 (ja) デジタル・アナログ変換器
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
US9136866B2 (en) Digital-to-analog converter and a method of operating a digital-to-analog converter
WO2010035402A1 (ja) 信号生成回路、並びにこれを用いたシングルスロープ型ａｄコンバータ及びカメラ
CA2603897C (en) Network with muliple adjustment elements and sensitivities, and digital-to-analog converter implementing same
WO2008119007A1 (en) Methods and systems for calibrating a pipelined analog-to-digital converter
WO2011022243A1 (en) Voltage mode dac with calibration circuit using current mode dac and rom lookup
CN110874113B (zh) 电流生成电路
CN114650061A (zh) 集成电路、数模转换器及其驱动方法
US6975950B2 (en) Variable resolution digital calibration
EP3624345B1 (en) Digital-to-analog converter transfer function modification
JP4671766B2 (ja) デジタル−アナログ変換器とデジタル−アナログ変換方法
WO2023116452A1 (en) Linear dac by input code modification
US20060109156A1 (en) Trimming resistance ladders in analog-digital converters
US8350739B2 (en) Reference current compensation circuit for D/A converter
US6642867B1 (en) Replica compensated heterogeneous DACs and methods
EP2304875B1 (en) Single pass inl trim algorithm for networks
US7633415B2 (en) System and method for calibrating digital-to-analog convertors
EP0681372B1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
JP2013074401A (ja) パイプライン型ａ／ｄコンバータ
US6337646B1 (en) Digital to analog converter with nonlinear error compensation
US20240154515A1 (en) Trimming procedure and code reuse for highly precise dc-dc converters
KR20000072961A (ko) 전류 세그먼트형 디지털-아날로그 변환기
JP2005094302A (ja) Ｄａコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination