CN105204563A - 用于dac的基准电流补偿方法和电路 - Google Patents
用于dac的基准电流补偿方法和电路 Download PDFInfo
- Publication number
- CN105204563A CN105204563A CN201510593553.7A CN201510593553A CN105204563A CN 105204563 A CN105204563 A CN 105204563A CN 201510593553 A CN201510593553 A CN 201510593553A CN 105204563 A CN105204563 A CN 105204563A
- Authority
- CN
- China
- Prior art keywords
- current
- dac
- reference current
- input signal
- lsb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种用于DAC的基准电流补偿方法,包括:将电流补偿单元与DAC并联布置在基准电压源和地线之间;采集输入信号,根据采集的输入信号确定DAC的动态的基准电流;电流补偿单元生成与动态的基准电流相应的动态的补偿电流,以将动态的补偿电流与动态的基准电流汇合成为恒定电流。本发明还提出了一种用于DAC的基准电流补偿电路,包括:电流补偿单元和逻辑控制模块。通过本发明提出的方法和电路,可以补偿流过基准电压源的内阻的基准电流,使该内阻上产生的压降固定,从而消除因基准电流变化产生的误差。
Description
技术领域
本发明涉及数模转换器(DAC),具体涉及用于DAC的基准电流补偿方法和电路。
背景技术
DAC,尤其是R-2R数模转换器的结构简单,采用器件数量少,并且可实现较高的分辨率,因此广泛应用于可编程逻辑控制及温度控制等工业控制领域中。然而,当R-2R数模转换器的输入信号发生变化时,R-2R电阻网络中的基准电流会随着输入码的变化而变化。因此外接电源的内阻上产生的压降将会随输入信号的变化而变化,从而产生非线性误差。
为了解决这个问题,传统的方法是在R-2R电阻网络与基准源以及与地线的连接处增加缓冲器。如图1所示,是在基准源与R-2R电阻网络的连接处增加缓冲器的电路结构示意图,R-2R电阻网络与地线的连接处增加缓冲器的电路同理,图中放大器AMP配置成为电压跟随器。但电压跟随器并不是理想的,会产生失调电压,因而用增加缓冲器的方法在消除非线性误差的同时,会产生较为严重的新误差。
发明内容
因此,需要一种消除基准电流产生误差的方法。本发明提出了一种用于DAC的基准电流补偿方法,该方法包括:
将DAC与电流补偿单元并联布置在基准电压源和地线之间;采集输入信号,根据采集的输入信号确定DAC的动态的基准电流;电流补偿单元生成与动态的基准电流相应的动态的补偿电流,以将动态的补偿电流与动态的基准电流汇合成为恒定电流。该方法将电流补偿单元与待补偿的DAC并联在基准电压源和地线之间,通过确定基准电流并生成相应的补偿电流,使产生误差的电源内阻上流过的电流恒定,从而使该内阻上产生的压降恒定,由此消除了非线性误差。
在一些实施方式中,在将DAC与电流补偿单元并联布置在基准电压源和地线之间前包括:确定输入信号由0码变为全码时基准电流变化的幅值,根据基准电流变化的幅值确定待采用的电流补偿单元。该方案可以使采用的电流补偿单元在消除非线性误差的同时,产生的新误差小到忽略不计。
在一些实施方式中,电流补偿单元为辅助DAC,辅助DAC的位数C满足关系式:2C×B≥A,其中,A是输入信号由0码变为全码时电流变化的幅值,B是补偿电流的步长。该方案可以更有针对性地补偿基准电流,使得电流补偿电路在补偿基准电流的同时功耗较小。
在一些实施方式中,DAC为包括最高有效位部分和最低有效位部分的电压模式R-2R数模转换器,采集输入信号,根据采集的输入信号确定DAC的动态的基准电流包括:当最高有效位部分的所有支路接地线时,得到最低有效位部分产生的第一电流为基准电流;当最低有效位部分的所有支路接地线时,得到最高有效位部分产生的第二电流为基准电流;当最高有效位部分至少有一条支路接基准电压源且最低有效位部分至少有一条支路接基准电压源时,得到最高有效位部分和最低有效位部分相互作用产生的第三电流为基准电流。该方案可以更准确地得到动态的基准电流,从而可以更实时精确地补偿该动态的基准电流。
在一些实施方式中,恒定电流的电流值为基准电流的已知最大值。该方案使得补偿电流大于等于零,且该恒定电流在内阻上产生的功耗最小。
本发明还基于上述方法提出了一种用于DAC的基准电流补偿电路,该DAC接收来自输入源的输入信号,该电路包括:与DAC并联布置在基准电压源和地线之间的电流补偿单元;逻辑控制模块,逻辑控制模块的一端与输入源连接,另一端与电流补偿单元连接,逻辑控制模块包括处理器和存储器,存储器中存储有与恒定电流有关的第一数据信息;其中,逻辑控制模块配置以:采集输入信号,处理器根据采集的输入信号确定与DAC的动态的基准电流有关的第二数据信息,并将第二数据信息与第一数据信息比较,生成补偿指令,将补偿指令发送至电流补偿单元;电流补偿单元配置以:接收补偿指令,生成相应的动态的补偿电流,以将动态的补偿电流与动态的基准电流汇合成为恒定电流。
在一些实施方式中,电流补偿单元根据输入信号由0码变为全码时基准电流变化的幅值来确定。
在一些实施方式中,电流补偿单元为辅助DAC,辅助DAC的位数C满足关系式:2C×B≥A,其中,A是输入信号由0码变为全码时电流变化的幅值,B是补偿电流的步长。
在一些实施方式中,DAC为包括最高有效位部分和最低有效位部分的电压模式R-2R数模转换器,逻辑控制模块配置以:当最高有效位部分的所有支路接地线时确定最低有效位部分产生的第一电流为基准电流;当最低有效位部分的所有支路接地线时确定最高有效位部分产生的第二电流为基准电流;当最高有效位部分至少有一条支路接基准电压源且最低有效位部分至少有一条支路接基准电压源时确定最高有效位部分和最低有效位部分相互作用产生的第三电流为基准电流。
在一些实施方式中,辅助DAC包括多条支路,每条支路包括开关和电阻,多条支路中的任一条支路的阻值都是其前一相邻支路的阻值的2倍。
根据上述方案,本发明提出的一种用于DAC的基准电流补偿方法和基准电流补偿电路,通过确定基准电流并生成相应的补偿电流,使流过内阻的电流恒定,从而使该内阻上产生的压降恒定,由此消除了非线性误差。
附图说明
图1是现有技术中利用缓冲器消除DAC误差的电路结构图。
图2是本发明一实施方式的基准电流补偿电路用于对DAC的基准电流进行补偿的结构示意图。
图3是图2中DAC的电路结构图。
图4是图2中辅助DAC的电路结构图。
图5是本发明一实施方式的基准电流补偿方法的流程图。
图6是图5的方法中步骤103的执行图。
图7是图6中计算最低有效位部分产生的电流时DAC的等效图。
图8是图6中计算最高有效位部分产生的电流时DAC的等效图。
具体实施方式
下面结合附图对本发明做进一步的说明。
图2是本发明一实施方式的基准电流补偿电路用于对DAC的基准电流进行补偿的结构示意图。如图2所示,该电路结构包括DAC1和用于DAC1的基准电流补偿电路2,以及输入源3、基准电压源4和地线5。其中基准电流补偿电路2包括辅助DAC21和逻辑控制模块22。辅助DAC21与DAC1并联布置在基准电压源4和地线5之间。逻辑控制模块22的一端与输入源3连接,另一端与辅助DAC21连接。逻辑控制模块22包括处理器221和存储器222。
图3是图2中DAC的电路结构图。如图3所示,DAC1为包括最高有效位(MSB)部分和最低有效位(LSB)部分的分段电压模式R-2R数模转换器,MSB部分包括M条支路,每条支路具有开关和阻值为R的电阻,开关通过温度计码t1,t2,…,tM来控制MSB部分的支路连接基准电压源4或地线5;LSB部分为由开关和两个阻值分别为R和2R的电阻组成的梯形R-2R网络结构,开关通过二进制码b1,b2,…,bN来控制LSB部分的支路连接基准电压源4或地线5。
图4是图2中辅助DAC的电路结构图。如图4所示,辅助DAC21具有C条包括开关和电阻的支路,其中,辅助DAC21的支路满足2倍权重关系,即任一条支路的阻值都是其前一相邻支路的阻值的2倍。图中di为来自逻辑控制模块22的补偿指令生成的二进制信号,i=0,1,……,C-1。
图5是本发明一实施方式的基准电流补偿方法的流程图。图2所示的电路应用图5所示方法的过程如下。在步骤101中,确定输入信号由0码变为全码时基准电流变化的幅值,根据基准电流变化的幅值确定待采用的电流补偿单元为辅助DAC21。辅助DAC21的位数C满足关系式:2C×B≥A,其中A是输入信号由0码变为全码时电流变化的幅值,B是补偿电流的步长。
在步骤102中,将DAC1与辅助DAC21并联布置在基准电压源4和地线5之间。在步骤103中,采集输入信号,处理器221根据采集的输入信号确定与DAC1的动态的基准电流Iref有关的第二数据信息。在步骤104中,处理器221将第二信息数据与存储器222中存储的与恒定电流Iconst有关的第一数据信息进行比较,生成补偿指令并发送至辅助DAC21;辅助DAC21接收补偿指令,生成相应的动态的补偿电流Iaux,以将动态的补偿电流Iaux与动态的基准电流Iref汇合成为恒定电流Iconst,即满足Iref+Iaux=Iconst。该恒定电流值为基准电流Iref的已知最大值。
图6是图5的方法中步骤103的执行图。如图6所示,在步骤1301中,先确定DAC1的MSB部分是否存在接高电位的支路。若不存在,跳转至步骤1302,得到LSB部分产生的第一电流为基准电流。若存在,则跳转至步骤1303,确定LSB部分是否存在接高电位的支路。若不存在,跳转至步骤1304,得到MSB部分产生的第二电流为基准电流。若存在,则跳转至步骤1305,得到MSB部分和LSB部分相互作用产生的第三电流为基准电流。
在步骤1302中,当MSB部分不存在接高电位的支路即MSB部分所有的支路都接地时,MSB部分的总阻值等效为2R/M。图7是MSB部分所有支路接地时DAC1的电路等效图。假设LSB部分中bx接高电位,by接低电位,则LSB部分产生的第一电流为:
在步骤1304中,当LSB部分不存在接高电位的支路即LSB部分所有的支路都接地时,LSB部分的总阻值等效为R。图8是LSB部分所有支路接地时DAC1的电路等效图。假设MSB部分中t1,t2,…,tk接高电位,tk+1,tk+2,…,tM接低电位,则MSB部分产生的第二电流为:
在步骤1305中,当MSB部分至少有一条支路接高电位且LSB部分至少有一条支路接高电位时,即设bx及ty均接高电位,则MSB部分与LSB部分会产生相互作用。根据基尔霍夫第一定律,MSB部分和LSB部分相互作用产生的第三电流为:
以上所述仅为本发明的一种实施方式,并非因此限制本发明的专利保护范围。故凡运用本发明的说明书及图示内容所作的等效变化,或直接或间接运用于其他相关技术领域,均同理包含在本发明所涵盖的范围内。
Claims (11)
1.一种用于DAC的基准电流补偿方法,所述DAC用于接收来自输入源的输入信号,所述方法包括:
将电流补偿单元与所述DAC并联布置在基准电压源和地线之间;
采集所述输入信号,根据所述采集的输入信号确定所述DAC的动态的基准电流;
所述电流补偿单元生成与所述动态的基准电流相应的动态的补偿电流,以将所述动态的补偿电流与所述动态的基准电流汇合成为恒定电流。
2.根据权利要求1所述的方法,在将电流补偿单元与所述DAC并联布置在基准电压源和地线之间前包括:
确定输入信号由0码变为全码时基准电流变化的幅值,根据所述基准电流变化的幅值确定待采用的电流补偿单元。
3.根据权利要求2所述的方法,其中,所述电流补偿单元为辅助DAC,所述辅助DAC的位数C满足关系式:2C×B≥A,其中,A是输入信号由0码变为全码时电流变化的幅值,B是所述补偿电流的步长。
4.根据权利要求1-3中任一项所述的方法,其中,所述DAC为包括最高有效位部分和最低有效位部分的电压模式R-2R数模转换器,所述采集所述输入信号,根据所述采集的输入信号确定所述DAC的动态的基准电流包括:
当所述最高有效位部分的所有支路接地线时,得到所述最低有效位部分产生的第一电流为基准电流;
当所述最低有效位部分的所有支路接地线时,得到所述最高有效位部分产生的第二电流为基准电流;
当所述最高有效位部分至少有一条支路接基准电压源且所述最低有效位部分至少有一条支路接基准电压源时,得到所述最高有效位部分和所述最低有效位部分相互作用产生的第三电流为基准电流。
5.根据权利要求1-3中任一项所述的方法,所述恒定电流的电流值为所述基准电流的已知最大值。
6.一种用于DAC的基准电流补偿电路,所述DAC用于接收来自输入源的输入信号,所述基准电流补偿电路包括:
与所述DAC并联布置在基准电压源和地线之间的电流补偿单元;
逻辑控制模块,所述逻辑控制模块的一端与所述输入源连接,另一端与所述电流补偿单元连接,所述逻辑控制模块包括处理器和存储器,所述存储器中存储有与恒定电流有关的第一数据信息;
其中,所述逻辑控制模块配置以:采集所述输入信号,所述处理器根据所述采集的输入信号确定与所述DAC的动态的基准电流有关的第二数据信息,并将所述第二数据信息与所述第一数据信息比较,生成补偿指令,将所述补偿指令发送至所述电流补偿单元;
所述电流补偿单元配置以:接收所述补偿指令,生成相应的动态的补偿电流,以将所述动态的补偿电流与所述动态的基准电流汇合成为恒定电流。
7.根据权利要求6所述的电路,其中,所述电流补偿单元根据输入信号由0码变为全码时基准电流变化的幅值来确定。
8.根据权利要求7所述的电路,其中,所述电流补偿单元为辅助DAC,所述辅助DAC的位数C满足关系式:2C×B≥A,其中A是输入信号由0码变为全码时电流变化的幅值,B是补偿电流的步长。
9.根据权利要求6-8中任一项所述的电路,其中,所述DAC为包括最高有效位部分和最低有效位部分的电压模式R-2R数模转换器,所述逻辑控制模块配置以:
当所述最高有效位部分的所有支路接地线时确定所述最低有效位部分产生的第一电流为基准电流;
当所述最低有效位部分的所有支路接地线时确定所述最高有效位部分产生的第二电流为基准电流;
当所述最高有效位部分至少有一条支路接基准电压源且所述最低有效位部分至少有一条支路接基准电压源时确定所述最高有效位部分和所述最低有效位部分相互作用产生的第三电流为基准电流。
10.根据权利要求6-8中任一项所述的电路,所述恒定电流的电流值为所述基准电流的已知最大值。
11.根据权利要求8所述的电路,其中,所述辅助DAC包括多条支路,所述支路包括开关和电阻,所述多条支路中的任一条支路的阻值都是其前一相邻支路的阻值的2倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510593553.7A CN105204563A (zh) | 2015-09-17 | 2015-09-17 | 用于dac的基准电流补偿方法和电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510593553.7A CN105204563A (zh) | 2015-09-17 | 2015-09-17 | 用于dac的基准电流补偿方法和电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105204563A true CN105204563A (zh) | 2015-12-30 |
Family
ID=54952304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510593553.7A Pending CN105204563A (zh) | 2015-09-17 | 2015-09-17 | 用于dac的基准电流补偿方法和电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105204563A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019080911A1 (zh) * | 2017-10-25 | 2019-05-02 | 深圳锐越微技术有限公司 | SoC基带芯片及其电流舵数模转换器的失配校准电路 |
CN110522998A (zh) * | 2019-09-07 | 2019-12-03 | 洛阳康贝生物工程有限公司 | 一种经颅电磁康复治疗仪 |
CN111459206A (zh) * | 2020-04-09 | 2020-07-28 | 北华航天工业学院 | 一种温度控制稳定装置及其控制方法 |
WO2023116452A1 (en) * | 2021-12-20 | 2023-06-29 | Goodix Technology (Hk) Company Limited | Linear dac by input code modification |
WO2024119808A1 (zh) * | 2022-12-09 | 2024-06-13 | 圣邦微电子(北京)股份有限公司 | 数字模拟转换器、芯片及电子设备 |
-
2015
- 2015-09-17 CN CN201510593553.7A patent/CN105204563A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019080911A1 (zh) * | 2017-10-25 | 2019-05-02 | 深圳锐越微技术有限公司 | SoC基带芯片及其电流舵数模转换器的失配校准电路 |
US10804918B2 (en) | 2017-10-25 | 2020-10-13 | Radiawave Technologies Co., Ltd. | SOC baseband chip and mismatch calibration circuit for a current steering digital-to-analog converter thereof |
CN110522998A (zh) * | 2019-09-07 | 2019-12-03 | 洛阳康贝生物工程有限公司 | 一种经颅电磁康复治疗仪 |
CN110522998B (zh) * | 2019-09-07 | 2023-03-31 | 洛阳康贝生物工程有限公司 | 一种经颅电磁康复治疗仪 |
CN111459206A (zh) * | 2020-04-09 | 2020-07-28 | 北华航天工业学院 | 一种温度控制稳定装置及其控制方法 |
WO2023116452A1 (en) * | 2021-12-20 | 2023-06-29 | Goodix Technology (Hk) Company Limited | Linear dac by input code modification |
WO2024119808A1 (zh) * | 2022-12-09 | 2024-06-13 | 圣邦微电子(北京)股份有限公司 | 数字模拟转换器、芯片及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105204563A (zh) | 用于dac的基准电流补偿方法和电路 | |
CN103092621B (zh) | 一种图表生成的方法及装置 | |
CN103961126B (zh) | 一种多阈值采样数字化器件的阈值校正方法 | |
CN105471392A (zh) | 用于宽带宽信号的数字多电平包络跟踪 | |
CN104572755A (zh) | 一种建立数据索引的方法、数据查询方法及相关装置 | |
CN203882224U (zh) | 一种程控恒流源电路 | |
CN101718562A (zh) | 一种多通道高速并行交替采集系统的误差实时校正方法 | |
CN104247270A (zh) | 具有控制栅极电压的数字-模拟转换器 | |
CN103199813B (zh) | 基于负反馈思想的忆阻器阻值状态控制电路 | |
CN101394183B (zh) | 模数直算转换法与模拟-数字级联转换器及其应用 | |
CN103529256A (zh) | 一种波形合成装置 | |
CN101729072A (zh) | 数模转换电路及其输出数据校正方法 | |
CN102194017B (zh) | 非线性电路的晶体管级分段线性建模及模型降阶方法 | |
CN203881815U (zh) | 一种简易高精度直流电子负载 | |
CN102510285B (zh) | 一种数据采集传输仪模拟信号采集方法 | |
Xue et al. | Multi-interval DC traction system simulator for stray current and rail potential distribution | |
CN102545842B (zh) | 滞后装置 | |
JP4483622B2 (ja) | 三相四線式負荷模擬装置 | |
CN103138704B (zh) | 适合于大尺度信号应用的电压控制可变电阻器 | |
CN201402317Y (zh) | 氧化锌避雷器阻性电流测试仪的校验装置 | |
CN205037900U (zh) | 一种自整角机固态轴角发送系统 | |
CN203502449U (zh) | 一种波形合成装置 | |
JP6379722B2 (ja) | 電気回路のシミュレーション装置、電気回路のシミュレーション方法、プログラム | |
CN112687236A (zh) | 一种用于伽玛校正的斜率可编程dac电路及其实现方法 | |
CN103986467A (zh) | 基于电压跟随开关的多级并行式adc及dac |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151230 |
|
RJ01 | Rejection of invention patent application after publication |