KR20000004877A - 기준 전압 발생 회로 - Google Patents
기준 전압 발생 회로 Download PDFInfo
- Publication number
- KR20000004877A KR20000004877A KR1019980054781A KR19980054781A KR20000004877A KR 20000004877 A KR20000004877 A KR 20000004877A KR 1019980054781 A KR1019980054781 A KR 1019980054781A KR 19980054781 A KR19980054781 A KR 19980054781A KR 20000004877 A KR20000004877 A KR 20000004877A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- group
- dense
- resistance
- resistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/142—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the reference generators for the steps being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Attenuators (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고전위측 및 저전위측의 기준 전압의 차전압을 분압하여, 각 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로에 있어서, 회로 내부에서 생성하는 기준 전압을 안정화할 수 있는 기준 전압 발생 회로를 제공하는 것을 과제로 한다. 기준 전압 발생 회로는 고전위측 및 저전압측의 기준 전압(Vref1)의 차전압을 분압하는 성긴 저항군(11)과, 성긴 저항군(11)을 구성하는 저항(R1)의 단자간 전압을 분압하는 조밀 저항군(12, 13, 15, 16)으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치(SA1∼SA4, SB1∼SB4)를 통해 병렬로 출력한다. 이 기준 전압 발생 회로는 조밀 저항군(12, 13, 15, 16)이 스위치(SA1∼SA4, SB1∼SB4)의 각 조마다 설치되고, 각 조밀 저항군(12, 13, 15, 16)이 성긴 저항군(11)을 구성하는 저항(R1)에 병렬로 접속된다.
Description
본 발명은 A/D 변환기, D/A 변환기 등에 사용되는 기준 전압 발생 회로에 관한 것이다.
최근의 반도체 집적 회로 장치에서는, 한층 더 고정밀도화가 진행되고 있다. 그 때문에, 그 장치에 구성되는 기준 전압 발생 회로에서는, 이 회로에서 생성하는 기준 전압의 안정화가 요구되고 있다.
도 7은 종래의 기준 전압 발생 회로의 일례를 나타낸다. 기준 전압 발생 회로(10)는 저항치가 동일한 2개의 저항(R1)으로 이루어지는 성긴 저항군(11)과, 각각 저항치가 동일한 4개의 저항(R2)으로 이루어지는 제1 및 제2 조밀 저항군(12, 13)으로 구성된다.
성긴 저항군(11)을 구성하는 2개의 저항(R1)은 고전위측 기준 전압(Vref1)과 저전위측 기준 전압(Vref2) 사이에 직렬로 접속된다. 또한, 제1 조밀 저항군(12)을 구성하는 4개의 저항(R2)은 기준 전압(Vref1)측의 저항(R1)의 단자 사이에 직렬로 접속된다. 제2 조밀 저항군(13)을 구성하는 4개의 저항(R2)는 기준 전압(Vref2)측의 저항(R1)의 단자 사이에 직렬로 접속된다.
즉, 기준 전압(Vref1, Vref2)의 차전압은 성긴 저항군(11)의 각 저항(R1)으로 등분되고, 또한 각 저항(R1)의 단자간 전압은 제1 및 제2 조밀 저항군(12, 13)의 각 저항(R2)로써 각각 4등분된다. 여기서, 이 종래예로서는, 제1 및 제2 조밀 저항군(12, 13)에서의 저항(R2)의 단자를 전위가 높은 순으로부터 N1∼N9로 한다.
노드(N1∼N3)는 각각 스위치(SA1)를 통해 후단의 회로(A1)에 접속됨과 함께, 스위치(SB1)를 통해 후단의 회로(B1)에 접속된다. 또한, 노드(N3∼N5)는 각각 스위치(SA2)를 통해 후단의 회로(A2)에 접속됨과 함께, 스위치(SB2)를 통해 후단의 회로(B2)에 접속된다. 또한, 노드(N5∼N7)는 각각 스위치(SA3)를 통해 후단의 회로(A3)에 접속됨과 함께, 스위치(SB3)를 통해 후단의 회로(B3)에 접속된다. 또한, 노드(N7∼N9)는 각각 스위치(SA4)를 통해 후단의 회로(A4)에 접속됨과 함께, 스위치(SB4)를 통해 후단의 회로(B4)에 접속된다. 또한, 이 회로(A1∼A4)와 회로(B1∼B4)는 도시하지 않지만 각각 독립한 2개의 A/D 변환기의 비교기이다.
상기 스위치(SA1∼SA4, SB1∼SB4)에는, 선택 신호 생성 회로(14)에서 생성되는 선택 신호(øA1∼øA4, øB1∼øB4)가 각각 입력된다. 각 스위치(SA1∼SA4, SB1∼SB4)는 선택 신호(øA1∼øA4, øB1∼øB4)에 기초하여 온/오프 동작된다.
이러한 기준 전압 발생 회로(10)에서는, 선택 신호(øA1∼øA4)에 기초하여, 스위치(SA1∼SA4)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SA1∼SA4)를 통해, 각 노드(N1∼N9)의 전위가 후단의 회로(A1∼A4)에 기준 전압으로서 각각 출력된다.
또한, 마찬가지로 선택 신호(øB1∼øB4)에 기초하여, 스위치(SB1∼SB4)가 열마다 선택된다. 그렇게 하면, 선택된 스위치(SB1∼SB4)를 통해, 각 노드(N1∼N9)의 전위가 후단의 회로(B1∼B4)에 기준 전압으로서 각각 출력된다. 또한, 도시하지 않지만, 행방향(성긴 저항군(11)을 구성하는 저항(R1)과 평행한 횡방향)으로 후단의 회로(A1∼A4)가 접속되어 있어도 좋다. 또한, 마찬가지로 행방향으로 후단의 회로(B1∼B4)가 접속되어 있어도 좋다.
그런데, 상기 스위치(SA1∼SA4, SB1∼SB4)는 그 온/오프 동작시에 스위칭 노이즈가 발생한다. 따라서, 가령 선택 신호(øA1)에 기초하여 스위치(SA1)가 선택되어 있는 상태에서, 동시에 선택 신호(øB1)에 기초하여 스위치(SB1)가 선택되면, 스위치(SB1)의 동작에 의해서 노드(N1∼N3)에 스위칭 노드가 발생한다.
이 경우, 특히 노드(N3)는 노드(N1, N2)에 비하여, 기준 전압(Vref1, Vref2)에 대하여 임피던스가 높아지기 때문에, 노이즈 레벨이 높아진다. 그 때문에, 그 노드(N3)으로부터 후단의 회로(A1)에 출력되는 기준 전압이 불안정해지고, 그 기준 전압의 정밀도가 저하한다. 이것은 후단의 회로(A1)의 오동작의 원인이 된다.
그래서, 이러한 문제를 해결하기 위해서, 상기한 기준 전압 발생 회로(10)를 회로(A1∼A4) 및 회로(B1∼B4)에 대하여 각각 별개로 설치하는 형태를 생각할 수 있다. 이와같이 하면, 각 노드에 대하여 1개의 스위치가 설치되므로, 서로의 스위치의 노이즈가 악영향을 미치는 일은 없다.
그렇지만, 이와 같이 구성하면 회로 면적이 증대함과 함께, 개개의 기준 전압 발생 회로마다 각각 고전위측 및 저전위측의 기준 전압을 공급할 필요가 있기 때문에, 배선 저항 등에 의해 그 기준 전압이 각 회로마다 고르지 못할 우려가 있다. 그리하면, 각각의 기준 전압 발생 회로 내부에서 생성되는 기준 전압이 고르지 못하는 일이 있어, 바람직한 형태라고는 말할 수 없다.
따라서, 동일한 기준 전압을 각각 병렬로 출력하는 경우, 1개의 기준 전압 발생 회로내에서 각각의 기준 전압을 생성할 필요가 있었다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로서, 그 목적은 고전위측 및 저전위측의 기준 전압의 차전압을 분압하여, 각 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로에 있어서, 회로 내부에서 생성되는 기준 전압을 안정화할 수 있는 기준 전압 발생 회로를 제공하는 것에 있다.
도 1은 제1 실시 형태에서의 기준 전압 발생 회로의 회로도.
도 2는 제2 실시 형태에서의 기준 전압 발생 회로의 회로도.
도 3은 제3 실시 형태에서의 기준 전압 발생 회로의 회로도.
도 4는 제4 실시 형태에서의 기준 전압 발생 회로의 회로도.
도 5는 제5 실시 형태에서의 기준 전압 발생 회로의 회로도.
도 6은 제6 실시 형태에서의 기준 전압 발생 회로의 회로도.
도 7은 종래예에서의 기준 전압 발생 회로의 회로도.
<도면의 주요부분에 대한 부호의 설명>
11: 성긴 저항군(loose resistor group)
12,13,15,16: 조밀 저항군(tight resistor group)
R1,R2: 저항
SA1∼SA4: 스위치
SB1∼SB4: 스위치
Vref1: 고전위측 기준 전압
Vref2: 저전위측 기준 전압
청구항 1의 발명은 고전위측 기준 전압과 저전압측 기준 전압의 차전압을 분압하는 성긴 저항군과, 성긴 저항군을 구성하는 저항의 단자간 전압을 분압하는 조밀 저항군으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로로서, 상기 조밀 저항군을 상기 스위치의 각 조(組)마다 설치하고, 각 조밀 저항군을 상기 성긴 저항군을 구성하는 저항에 병렬로 접속하였다.
청구항 4의 발명은 고전위측 기준 전압과 저전압측 기준 전압의 차전압을 분압하는 성긴 저항군과, 성긴 저항군을 구성하는 저항의 단자간 전압을 분압하는 조밀 저항군으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로로서, 상기 성긴 저항군을 상기 고전위측 기준 전압과 저전압측 기준 전압 사이에 병렬로 접속함과 함께, 상기 조밀 저항군을 상기 스위치의 각 조마다 설치하고, 각 조밀 저항군을 성긴 저항군을 구성하는 저항사이에 병렬로 접속하였다.
청구항 2 및 5의 발명은 청구항1 또는 청구항2의 기준 전압 발생 회로에 있어서, 상기 병렬로 설치한 조밀 저항군 중, 성긴 저항군에 가까운 위치의 저항을 공통화하였다.
청구항 7의 발명은 고전위측 기준 전압과 저전압측 기준 전압의 차전압을 분압하는 성긴 저항군과, 성긴 저항군을 구성하는 저항의 단자간 전압을 분압하는 조밀 저항군으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로로서, 상기 조밀 저항군을 상기 스위치의 각 조마다 설치하고, 상기 성긴 저항군을 구성하는 소정 저항의 단자간 전압을 분압하도록, 이 저항에 조밀 저항군을 전환하여 접속하는 전환 회로를 구비하였다.
청구항 3, 6 및 8의 발명은 청구항 1, 4 또는 7의 상기 기준 전압 발생 회로에 있어서, 상기 성긴 저항군을 구성하는 저항 사이의 적어도 하나의 지점에 고전위측 및 저전압측의 기준 전압을 분할한 전압을 공급하도록 하였다.
따라서, 청구항 1에 기재된 발명에 따르면, 조밀 저항군이 스위치의 각 조마다 설치되고, 각 조밀 저항군이 성긴 저항군을 구성하는 저항에 병렬로 접속된다. 따라서, 스위치에서 발생하는 스위칭 노이즈가 마주 대하는 조밀 저항군에서 생성되는 기준 전압에 큰 영향을 주는 일은 없다. 그 결과, 회로 내부에서 생성되는 기준 전압을 안정화할 수 있다.
청구항 4에 기재된 발명에 따르면, 고전위측 기준 전압과 저전압측 기준 전압 사이에는 성긴 저항군이 병렬로 접속됨과 함께, 조밀 저항군이 스위치의 각 조마다 설치되고, 각 조밀 저항군이 성긴 저항군을 구성하는 저항 사이에 병렬로 접속된다. 따라서, 스위치에서 발생하는 스위칭 노이즈가 마주 대하는 조밀 저항군에서 생성되는 기준 전압에 큰 영향을 주는 일은 없다. 그 결과, 회로 내부에서 생성되는 기준 전압을 안정화할 수 있다.
청구항 2 및 5에 기재된 발명에 따르면, 상기 병렬로 설치한 조밀 저항군 중, 성긴 저항군에 가까운 위치의 저항이 공통화되므로, 회로 면적의 증대를 억제할 수 있다.
청구항 7에 기재된 발명에 의하면, 조밀 저항군이 스위치의 각 조마다 설치되고, 전환 회로는 성긴 저항군을 구성하는 소정 저항의 단자간 전압을 분압하도록, 이 저항에 조밀 저항군을 전환하여 접속한다. 따라서, 성긴 저항군에 비하여 조밀 저항군의 수를 감소시킬 수 있다. 그 결과, 회로 면적의 증대를 억제할 수 있다.
청구항 3, 6 및 8에 기재된 발명에 의하면, 성긴 저항군을 구성하는 저항 사이의 적어도 하나의 지점에는, 고전위측 및 저전압측의 기준 전압을 분할한 전압이 공급된다. 그러면, 그 분할한 전압에 의해서, 고전위측 기준 전압과 저전압측 기준 전압의 차전압이 성긴 저항군을 구성하는 각 저항의 저항치의 고르지 못함에 영향받는 일없이 등분된다. 따라서, 회로 내부에서 생성되는 기준 전압을 보다 안정화할 수 있다.
제1 실시 형태
이하, 본 발명을 구체화한 제1 실시 형태를 도 1에 따라서 설명한다. 또한, 설명의 편의상, 도 7에 나타내는 종래예와 같은 구성에 관해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도 1은 본 실시 형태의 기준 전압 발생 회로(10a)를 나타낸다. 성긴 저항군(11)에서의 기준 전압(Vref1)측의 저항(R1)의 단자 사이에는, 제1 조밀 저항군(12)과 병렬로 제3 저항군(15)이 설치되어 있다. 즉, 기준 전압(Vref1)측의 저항(R1)의 단자 사이에는, 저항치가 동일한 4개의 저항(R2)이 제3 저항군(15)으로서 직렬로 접속된다.
한편, 기준 전압(Vref2)측의 저항(R1)의 단자 사이에는, 제2 조밀 저항군(13)과 병렬로 제4 조밀 저항군(16)이 설치되어 있다. 즉, 기준 전압(Vref2)측의 저항(R1)의 단자 사이에는, 저항치가 동일한 4개의 저항(R2)가 제4의 저항군(16)으로서 직렬로 접속된다. 여기에서, 본 실시 형태에서는, 제3 및 제4 조밀 저항군(11)에 있어서의 저항(R2)의 단자를, 전위가 높은 순으로부터 노드(Nl1∼N19)로 한다.
또한, 본 실시 형태에 있어서, 노드(N1∼N3)에는 각각 스위치(SA1)가, 노드 (N3∼N5)에는 각각 스위치(SA2)가, 노드(N5∼N7)에는 각각 스위치(SA3)가, 노드(N 7∼N9)에는 각각 스위치(SA4)가 접속된다. 한편, 노드(N11∼N13)에는 각각 스위치(SB1)가 노드(N13∼N15)에는 각각 스위치(SB2)가, 노드(N15∼N17)에는 각각 스위치(SB3)가, 노드(N17∼N19)에는 각각 스위치(SB4)가 접속된다.
즉, 본 실시 형태에서는, 성긴 저항군(1)은 회로(A1∼A4) 및 회로(B1∼B4)에 있어서 공통이고, 제1 및 제2 조밀 저항군(12, 13)이 회로(A1∼A4)에 대하여 설치됨과 함께, 제3 및 제4 조밀 저항군(15, 16)이 회로(B1∼B4)에 대하여 설치되어 있다.
이러한 기준 전압 발생 회로(10a)에서는, 선택 신호(øA1∼øA4)에 기초하여, 스위치(SA1∼SA4)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치 (SA1∼SA4)를 통해, 각 노드(N1∼N9)의 전위가 후단의 회로(A1∼A4)에 기준 전압으로서 각각 출력된다.
또한, 선택 신호(øB1∼øB4)에 기초하여, 스위치(SB1∼SB4)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SB1∼SB4)를 통해, 각 노드(N11∼N19)의 전위가 후단의 회로(B1∼B4)에 기준 전압으로서 각각 출력된다.
이 때, 가령, 선택 신호(øA1)에 의해서 스위치(SA1)가 선택되어 있는 상태에서, 동시에 선택 신호(øB1)가 입력되더라도, 제1 및 제3 조밀 저항군(12, 15)가 별개로 설치되어 있으므로, 스위치(SB1)의 스위칭 노이즈에 의한 노드(N1∼N3)에서의 노이즈의 발생이 억제된다.
즉, 이 경우, 노드(N13)는 노드(Nl1, N12)에 비하여, 기준 전압(Vref1)에 대하여 임피던스가 높아지기 때문에, 노이즈 레벨이 높아지지만, 제1 조밀 저항군(12)에 대하여 2개의 저항(R2)가 개재되고, 또한 기준 전압(Vref1)이 개재하고 있기 때문에, 그 노이즈가 제1 조밀 저항군(12)에 전파하기 어렵다. 또한, 노드(N1)(노드 N11)에는 스위치(SA1)와 병렬로 스위치(SB1)가 접속되어 있기 때문에, 스위치(SA1)에 대하여 스위치(SB1)의 스위칭 노이즈에 의한 악영향이 염려되지만, 노드(N1)(노드 N11)는 기준 전압(Vref1)에 대하여 임피던스가 낮기 때문에, 스위치(SB1)의 스위칭 노이즈가 작다.
따라서, 이와 같이 구성된 본 실시 형태의 기준 전압 발생 회로(10a)에서는, 각각의 후단의 회로(A1∼A4, B1∼B4)에 대하여 안정된 기준 전압을 공급할 수 있다.
상기한 바와 같이, 본 실시 형태에서는, 이하에 나타내는 작용 효과를 얻을 수 있다.
(1) 성긴 저항군(11)을 구성하는 기준 전압(Vref1)측의 저항(R1)의 단자 사이에는, 후단의 회로(A1, A2)에 기준 전압을 출력하는 제1 조밀 저항군(12)과, 후단의 회로(B1, B2)에 기준 전압을 출력하는 제3 저항군(15)이 병렬로 설치되어 있다. 또한, 기준 전압(Vref2)측의 저항(R1)의 단자 사이에는, 후단의 회로(A3, A4)에 기준 전압을 출력하는 제2 조밀 저항군(13)과, 후단의 회로(B3, B4)에 기준 전압을 출력하는 제4 조밀 저항군(16)이 병렬로 설치되어 있다. 따라서, 스위치(SA1, SA2, SB1, SB2)에서 발생하는 스위칭 노이즈가, 마주 대하는 제1 및 제3 조밀 저항군(12,15)에서 생성되는 기준 전압에 큰 영향을 주는 일은 없다. 또한, 제2 및 제4 조밀 저항군(13, 16)도 마찬가지이다. 그 결과, 본 실시 형태의 기준 전압 발생 회로(10a)에서는, 회로 내부에서 생성되는 기준 전압을 안정화할 수 있다.
제2 실시 형태
이하, 본 발명을 구체화한 제2 실시 형태를 도 2에 따라서 설명한다. 또한, 설명의 편의상, 도 1에 나타내는 상기 제1 실시 형태와 같은 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도 2는 본 실시 형태의 기준 전압 발생 회로(10b)를 나타낸다. 이 기준 전압 발생 회로(10b)에는 상기 성긴 저항군(11)에 추가하여, 각각 저항치가 동일한 3가지의 저항(R1)로 이루어지는 제2 성긴 저항군(11a)이 병렬로 설치되어 있다.
즉, 제2 성긴 저항군(11a)을 구성하는 3가지의 저항(R1)은 고전위측 기준 전압(Vref1)과 저전위측 기준 전압(Vref2) 사이에 직렬로 접속된다. 그리고, 제2 성긴 저항군(11a)에서, 기준 전압(Vref1)측의 저항(R1)에는 노드(N3) 및 노드(N13)이 접속되고, 기준 전압(Vref2)측의 저항(R1) 사이에는 노드(N7) 및 노드(N17)이 접속된다.
이러한 기준 전압 발생 회로(10b)에서는, 제1 실시 형태와 같이, 선택 신호(øA1∼øA4, øB1∼øB4)에 기초하여, 스위치(SA1∼SA4, SB1∼SB4)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SA1∼SA4, SB1∼SB4)를 통해, 각 노드 (N1∼N9, N11∼N19)의 전위가 후단의 회로(A1∼A4, B1∼B4)에 기준 전압으로서 각각 출력된다.
이 때, 가령, 선택 신호(øA1)에 의해서 스위치(SA1)가 선택되어 있는 상태에서, 동시에 선택 신호(øB1)가 입력되더라도, 제1 및 제3 조밀 저항군(12, 15)이 별개로 설치되어 있기 때문에, 스위치(SB1)의 스위칭 노이즈에 의한 노드(N1∼N3)에서의 노이즈의 발생이 억제된다.
즉, 이 경우, 노드(N12)은 노드(N11)에 비하여, 기준 전압(Vref1)에 대한 임피던스가 높아지기 때문에 노이즈 레벨이 높아지지만, 제1 조밀 저항군(12)에 대하여 1개의 저항(R2)이 개재되고, 또한 기준 전압(Vref1)이 개재하고 있기 때문에, 그 노이즈가 제1 조밀 저항군(12)에 전파하기 어렵다. 또한, 노드(N1)(노드Nl1)에는 스위치(SA1)와 병렬로 스위치(SB1)가 접속되어 있기 때문에, 스위치(SA1)에 대하여 스위치(SB1)의 스위칭 노이즈에 의한 악영향이 걱정되지만, 노드(N1)(노드 Nl1)는 기준 전압(Vref1)에 대하여 임피던스가 낮기 때문에, 스위치(SB1)의 스위칭 노이즈가 작다.
따라서, 이와 같이 구성된 본 실시 형태의 기준 전압 발생 회로(10b)에서는, 각각의 후단의 회로(A1∼A4, B1∼B4)에 대하여 안정된 기준 전압을 공급할 수 있다.
상기한 바와 같이, 본 실시 형태에서는 이하에 나타내는 효과를 얻을 수 있다.
(1) 기준 전압(Vref1, Vref2) 사이에는 성기 저항군(11, 11a)가 병렬로 설치되고, 또한 성긴 저항군(11, 11a)을 구성하는 저항(R1) 사이에 제1 조밀 저항군(12)과 제3 조밀 저항군(15)이 평행하게, 제2 조밀 저항군(13)과 제4 조밀 저항군(16)이 평행하게 설치되어 있다. 따라서, 스위치(SA1, SA2, SB1, SB2)에서 발생하는 스위칭 노이즈가 상대하는 제1 및 제3 조밀 저항군(12, 15)에서 생성되는 기준 전압에 큰 영향을 주는 일은 없다. 또한, 제2 및 제4 조밀 저항군(13, 16)도 마찬가지이다. 그 결과, 본 실시 형태의 기준 전압 발생 회로(10b)에서는, 회로 내부에서 생성되는 기준 전압을 안정화할 수 있다.
제3 실시 형태
이하, 본 발명을 구체화한 제3 실시 형태를 도 3에 따라서 설명한다. 또한, 설명의 편의상, 도 7에 나타내는 종래예와 같은 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도 3은 본 실시 형태의 기준 전압 발생 회로(10c)를 나타낸다. 이 기준 전압 발생 회로(10c)에서는, 상기 성긴 저항군(11)과, 각각 저항치가 동일한 4개의 저항(R2)로 이루어지는 제1 및 제2 조밀 저항군(12a, 13a)과, 각각 한쌍의 전환 스위치(SA11, SA12, SB11, SB12)로 이루어지는 전환 회로(17)로 구성된다.
제1 조밀 저항군(12a)을 구성하는 4개의 저항(R2)는 직렬로 접속되고, 그 양단은 각각 전환 스위치(SA11)를 통해 기준 전압(Vref1)측의 저항(R1)의 단자 사이에 접속됨과 함께, 각각 전환 스위치(SA12)를 통해 기준 전압(Vref2)측의 저항(R1)의 단자 사이에 직렬로 접속된다. 여기서, 본 실시 형태에서는, 제1 조밀 저항군(12a)에서의 저항(R2)의 단자를, 전위가 높은 순으로부터 노드(N21∼N25)으로 한다. 그리고, 노드(N21∼N23)은 각각 스위치(SA1)를 통해 후단의 회로(A1)에 접속된다. 또, 노드(N23∼N25)는 각각 스위치(SA2)를 통해 후단의 회로(A2)에 접속된다.
제2 조밀 저항군(13a)를 구성하는 4개의 저항(R2)도 마찬가지로 직렬로 접속되고, 그 양단은 각각 전환 스위치(SBl1)를 통해 기준 전압(Verf1) 측의 저항(R1)의 단자 사이에 접속됨과 함께, 각각 전환 스위치(SB12)를 통해 기준 전압(Vref2)측의 저항(R1)의 단자 사이에 직렬로 접속된다. 여기서, 본 실시 형태에서는, 제2 조밀 저항군(13a)에 있어서의 저항(R2)의 단자를, 전위가 높은 순으로부터 노드 N26∼N30으로 한다. 그리고, 노드(N26∼N28)는 각각 스위치(SB1)를 통해 후단의 회로(B1)에 접속된다. 또한, 노드(N28∼N30)는 각각 스위치(SB2)를 통해 후단의 회로(B2)에 접속된다.
상기 전환 스위치(SA11, SA12, SB11, SB12)에는, 선택 신호 생성 회로(14a)에서 생성되는 선택 신호(øA11, øA12, øB11, øB12)가 각각 입력된다. 각 전환스위치(SA11, SA12, SBl1, SB12)는 선택 신호(øA11, øA12, øBl1, øB12)에 기초하여 온/오프 동작된다. 또한, 스위치(SA1, SA2, SB1, SB2)에는 선택 신호 생성 회로(14a)에서 생성되는 선택 신호(øA1, øA2, øB1, øB2)가 각각 입력된다. 각 스위치(SA1, SA2, SB1, SB2)는 선택 신호(øA1, øA2, øB1, øB2)에 기초하여 온/오프 동작된다.
이러한 기준 전압 발생 회로(10c)에서는, 선택 신호(øA11)가 입력되면 전환스위치(SA11)가 선택된다. 그렇게 하면, 제1 조밀 저항군(12a)은 기준 전압(Vref1)측의 저항(R1)의 단자간 전압을 4등분한다. 그리고, 선택 신호(øA1, øA2)에 기초하여, 스위치(SA1, SA2)이 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SA1, SA2)를 통해, 각 노드(N21∼N25)의 전위가 후단의 회로(A1, A2)에 기준 전압으로서 각각 출력된다.
또한, 선택 신호(øA12)가 입력되면, 전환 스위치(SA12)가 선택된다(온된다). 그렇게 하면, 제1 친밀 저항군(12a)은 기준 전압(Vref2)측의 저항(R1)의 단자간 전압을 4등분한다. 그리고, 선택 신호의 øA1,øA2에 기초하여, 스위치(SA1, SA2)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SA1,SA2)를 통해, 각 노드(N21∼N25)의 전위가 후단의 회로(A1, A2)에 기준 전압으로서 각각 출력된다.
한편, 선택 신호(øB1)가 입력되면, 전환 스위치(SB11)가 선택된다(온된다). 그렇게 하면, 제2 친밀 저항군(13a)은 기준 전압(Vref1) 측의 저항(R1)의 단자간 전압을 4등분한다. 그리고, 선택 신호(øB1, øB2)에 기초하여, 스위치(SB1, SB2)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SB1,SB2)를 통해, 각 노드(N26∼N30)의 전위가 후단의 회로(B1,B2)에 기준 전압으로서 각각 출력된다.
또한, 선택 신호(øB2)가 입력되면, 전환 스위치(SB12)가 선택된다(온된다). 그렇게 하면, 제2 조밀 저항군(13a)은 기준 전압(Vref2)측의 저항(R1)의 단자간 전압을 4등분한다. 그리고, 선택 신호(øB1, øB2)에 기초하여, 스위치(SB1, SB2)이 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SB1,SB2)를 통해, 각 노드 (N26∼N30)의 전위가 후단의 회로(B1,B2)에 기준 전압으로서 각각 출력된다.
이 때, 가령 선택 신호(øA1, øA11)에 의해서 스위치(SA1, SA11)가 선택되어 있는 상태에서, 동시에 선택 신호(øB1, øB11)가 입력되더라도, 제1 및 제2 조밀 저항군(12a, 13a)이 별개로 설치되어 있기 때문에, 스위치(SB1)의 스위칭 노이즈에 의한 노드(N21∼N23)에서의 노이즈의 발생이 억제된다.
즉, 이 경우, 노드(N28)는 노드(N26, N27)에 비하여, 기준 전압(Vref1)에 대하여 임피던스가 높아지기 때문에 노이즈 레벨이 높아지지만, 제1 조밀 저항군(1 2a)에 대하여 2개의 저항(R2)가 개재되고, 또한 기준 전압(Vref1)가 개재하고 있기 때문에, 그 노이즈가 제1 조밀 저항군(12a)에 전파하기 어렵다.
따라서, 이와 같이 구성된 본 실시 형태의 기준 전압 발생 회로(10c)에서는, 각각의 후단의 회로(A1, A2, B1, B2)에 대하여 안정된 기준 전압을 공급할 수 있다.
상기한 바와 같이, 본 실시 형태에서는, 이하에 나타내는 작용 효과를 얻을 수 있다. 본 실시 형태에서는, 성긴 저항군(11)에 대하여, 후단의 회로(A1, A2)에 기준 전압을 출력하는 제1 조밀 저항군(12a)와, 후단의 회로(B1, B2)에 기준 전압을 출력하는 제2 조밀 저항군(13a)이 별개로 설치되어 있다. 따라서, 스위치(SA1, SA2, SB1, SB2)에서 발생하는 스위칭 노이즈가, 마주 대하는 제1 및 제2 조밀 저항군(12a, 13a)에서 생성되는 기준 전압에 큰 영향을 주는 일은 없다. 그 결과, 본 실시 형태의 기준 전압 발생 회로(10c)에서는, 회로 내부에서 생성되는 기준 전압을 안정화할 수 있다.
(2) 더구나, 전환 회로(17)에 의해서, 제1 및 제2 조밀 저항군(12a, 13a)은 성긴 저항군(11)을 구성하는 소정 저항(R1)의 단자 사이에 전환하여 접속되어, 소정 저항(R1)의 단자간 전압을 분압한다. 따라서, 성긴 저항군에 대하여 조밀 저항군의 수를 감소시킬 수 있다. 그 결과, 회로 면적의 증대를 억제할 수 있다.
제4 실시 형태
이하, 본 발명을 구체화한 제4 실시 형태를 도 4에 따라서 설명한다. 한편, 설명의 편의상, 도 1에 나타내는 제1 실시 형태와 같은 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도 4는 본 실시 형태의 기준 전압 발생 회로(10d)를 나타낸다. 이 기준 전압 발생 회로(10d)에서는, 상기 제1 실시 형태와 비교하여, 제1 및 제3 조밀 저항군(12, 15)에서의 노드(N2)와 노드(N12)가 접속되고, 노드(N4)와 노드(N14)가 접속된다. 그리고, 노드(N1, N2) 사이의 저항(R2)과, 노드(Nl1, N12) 사이의 저항(R2)이 공통화된 저항 R3에 치환되고, 노드(N4, N5) 사이의 저항(R2)와, 노드(N14, N15) 사이의 저항(R2)가 공통화된 저항 R3으로 치환된다. 또한, 본 실시 형태에서는, 이 저항 R3의 저항치는 상기 저항(R2)의 반분의 저항치이다.
또한, 마찬가지로, 제2 및 제4 조밀 저항군(13, 16)에 있어서의 노드(N6)과 노드(N16)이 접속되고, 노드(N8)와 노드(N18)가 접속된다. 그리고, 노드(N5, N6)의 저항(R2)와, 노드(N11,N16) 간의 저항(R2)가 공통화된 저항(R2)로 치환되고, 노드(N8,N9) 사이의 저항(R2)와, 노드(N18, N19) 사이의 저항(R2)가 공통화된 저항 R3으로 치환된다.
이러한 기준 전압 발생 회로(10d)에서는, 제1 실시 형태와 같이, 선택 신호(øA1∼øA4, øB1∼øB4)에 기초하여, 스위치(SA1∼SA4, SB1∼SB4)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SA1∼SA4, SB1∼SB4)를 통해, 각 노드(N1∼N9, Nl1∼N19)의 전위가 후단의 회로(A1∼A4, B1∼B4)에 기준 전압으로서 각각 출력된다.
이 때, 가령, 선택 신호(øA1)에 의해서 스위치(SA1)가 선택되어 있는 상태에서, 동시에 선택 신호(øB1)가 입력되더라도, 제1 및 제3 조밀 저항군(12,15)이 거의 별개로 설치되어 있기 때문에, 스위치(SB1)의 스위칭 노이즈에 의한 노드(N1∼N3)에서의 노이즈의 발생이 억제된다.
즉, 이 경우, 노드(N13)는 노드(N12, N11)에 비하여, 기준 전압(Vref1)에 대하여 임피던스가 높아지기 때문에 노이즈 레벨이 높아지지만, 제1 조밀 저항군(12)에 대하여 저항(R2)가 개재되고, 또한 기준 전압(Vref1)이 개재하고 있기 때문에, 그 노이즈가 제1 친밀의 조밀 저항군(12)에 전파하기 어렵다. 또한, 노드 N1(노드N11) 및 노드(N12)에 각각 스위치(SA1)와 병렬로 스위치(SB1)가 접속되어 있기 때문에, 스위치(SA1)에 대하여 스위치(SB1)의 스위칭 노이즈에 의한 악영향이 염려되지만, 노드 N1, N2(노드 N11, N12)는 기준 전압(Vref1)에 대하여 임피던스가 비교적 낮기 때문에, 스위치(SB1)의 스위칭 노이즈가 작다.
따라서, 이와 같이 구성된 본 실시 형태의 기준 전압 발생 회로(10d)에서는, 각각의 후단의 회로(A1∼A4, B1∼B4)에 대하여 안정된 기준 전압을 공급할 수가 있다.
상기한 바와 같이, 본 실시 형태에서는, 상기 제1 실시 형태의 작용 효과에 추가하여, 이하에 나타내는 작용 효과를 얻을 수 있다.
제1 및 제3 조밀 저항군(12, 15)에서는, 노드(N1(N11), N2(N12)) 사이의 저항이 공통화되고, 노드(N4(N14), N5(N15)) 사이의 저항이 공통화된다. 또한, 마찬가지로 제2 및 제4 조밀 저항군(13, 16)에서는, 노드(N5(N15), N6(N16)) 사이의 저항이 공통화되고, 노드(N8(N18), N9(N19)) 사이의 저항이 공통화된다. 따라서, 회로 면적의 증대를 억제할 수 있다.
제5 실시 형태
이하, 본 발명을 구체화한 제5 실시 형태를 도 5에 따라서 설명한다. 한편, 설명의 편의상, 도 1에 나타내는 제1 실시 형태와 같은 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도 5는 본 실시 형태의 기준 전압 발생 회로(10e)에 나타낸다. 이 기준 전압 발생 회로(10e)에서는, 상기 제1 실시 형태와 비교해서, 성긴 저항군(11)을 구성하는 2개의 저항(R1)의 중간점에 기준 전압(Vref3)가 접합된다. 이 기준 전압 Vref3는 상기 기준 전압(Vref1, Vref2)의 중간 전압이다.
이와 같이 구성하면, 기준 전압(Vref3)의 공급에 의해서, 기준 전압(Vref1, Vref2)의 차전압이 성긴 저항군(11)을 구성하는 각 저항(R1)의 저항치의 고르지 못함에 영향받는 일없이 등분된다. 따라서, 이와 같이 구성된 본 실시 형태의 기준 전압 발생 회로(10e)에서는, 각각의 후단의 회로(A1∼A4, B1∼B4)에 대하여 보다 안정된 기준 전압을 공급할 수 있다.
제6 실시 형태
이하 본 발명을 구체화한 제6 실시 형태를 도 6에 따라서 설명한다. 또한, 설명의 편의상, 도 1에 나타내는 제1 실시 형태와 동일한 구성에 대해서는 동일한 부호를 붙여 그 설명을 일부 생략한다.
도 6은 본 실시 형태의 기준 전압 발생 회로(10f)에 나타낸다. 이 기준 전압 발생 회로(10f)에서는, 제1 및 제3 조밀 저항군(12, 15)을 구성하는 각각 4개의 저항(R2)는 기준 전압(Vrefl, Vref2) 사이에 직렬로 접속된다. 또한, 제2 및 제4 조밀 저항군(13, 16)을 구성하는 각각 4개의 저항(R2)는 기준 전압(Vref2)측의 저항(R1)의 단자 사이에 직렬로 접속된다.
즉, 기준 전압(Vrefl, Vref2)의 차전압은 성긴 저항군(11)의 각 저항(R1)으로써 등분되고, 또한 기준 전압(Vref2)의 저항(R1)의 단자 사이 전압은 제2 및 제4 조밀 저항군(16)의 각 저항(R2)로써 각각 4등분되게 된다. 또한, 기준 전압(Vref1, Vref2)은 제1 및 제3 조밀 저항군(12, 15)의 각 저항(R2)로써 각각 4등분되게 된다.
이러한 기준 전압 발생 회로(10f)에서는, 제1 실시 형태와 같이, 선택 신호(øA1∼øA4, øB1∼øB4)에 기초하여, 스위치(SA1∼SA4, SB1∼SB4)가 열마다 선택된다(온된다). 그렇게 하면, 선택된 스위치(SA1∼SA4, SB1∼SB4)를 통해, 각 노드(N1∼N9, N11∼N19)의 전위가 후단의 회로(A1∼A4, B1∼B4)에 기준 전압으로서 각각 출력된다.
이 때, 가령, 선택 신호(øA1)에 의해서 스위치(SA1)가 선택되어 있는 상태에서, 동시에 선택 신호(øB1)가 입력되더라도, 제1 및 제3 조밀 저항군(12, 15)이 별개로 설치되어 있으므로, 스위치(SB1)의 스위칭 노이즈에 의한 노드(N1∼N3)에서의 노이즈의 발생이 억제된다.
즉, 이 경우, 노드(N13)는 노드(N12, N11)에 비하여, 기준 전압(Vref1)에 대하여 임피던스가 높아지기 때문에 노이즈 레벨이 높아지지만, 제1 조밀 저항군(12)에 대하여 2개의 저항(R2)가 개재되고, 또한 기준 전압(Vref1)이 개재하고 있기 때문에, 그 노이즈가 제1 조밀 저항군(12)에 전파하기 어렵다. 또한, 노드(N1)(노드 N11)에는 스위치(SA1)와 병렬로 스위치(SB1)가 접속되어 있기 때문에, 스위치(SA1)에 대하여 스위치(SB1)의 스위칭 노이즈에 의한 악영향이 염려되지만, 노드(N1) (노드 N11)는 기준 전압(Vref1)에 대하여 임피던스가 낮기 때문에, 스위치(SB1)의 스위칭 노이즈가 작다.
따라서, 이와 같이 구성된 본 실시 형태의 기준 전압 발생 회로(10f)에서는, 상기 제1 실시 형태와 같이, 각각의 후단의 회로(A1∼A4, B1∼B4)에 대하여 안정한 기준 전압을 공급할 수 있다.
또한, 본 발명의 실시 형태는 아래와 같이 변경하여도 좋다.
상기 각 실시 형태에서의 성긴 저항군(11, 11a), 제1, 제2 조밀 저항군(12, 12a, 13a) 및 제3, 제4 조밀 저항군(15, 16)을 각각 구성하는 저항의 수는, 상기한 개수에 한정되는 것이 아니라, 필요에 따라서 적절하게 변경하여도 좋다.
상기 각 실시 형태에서는, 성긴 저항군(11, 11a)을 구성하는 저항을 같은 저항치의 저항(R1)을 사용하여 구성하였지만, 다른 저항치의 저항을 사용하여 구성하여도 좋다. 또한, 마찬가지로 각 조밀 저항군(12, 12a, 13, 13a, 15, 16)을 구성되는 저항치의 저항(R2)를 사용하여 구성하였지만, 다른 저항치의 저항을 사용하여 구성하여도 좋다.
이상 상술한 바와 같이, 본 발명에 의하면, 고전위측 및 저전위측의 기준 전압의 차전압을 분압하여, 각 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로에 있어서, 회로 내부에서 생성되는 기준 전압을 안정화하기 위한 기준 전압 발생 회로를 제공할 수 있다.
Claims (8)
- 고전위측 기준 전압과 저전압측 기준 전압의 차전압을 분압하는 성긴 저항군과, 성긴 저항군을 구성하는 저항의 단자간 전압을 분압하는 조밀 저항군으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로에 있어서,상기 조밀 저항군을 상기 스위치의 각 조마다 설치하고, 각 조밀 저항군을 상기 성긴 저항군을 구성하는 저항에 병렬로 접속한 것을 특징으로 하는 기준 전압 발생 회로.
- 제1항에 있어서, 상기 병렬로 설치한 조밀 저항군 중, 성긴 저항군에 가까운 위치의 저항을 공통화한 것을 특징으로 하는 기준 전압 발생 회로.
- 제1항에 있어서, 상기 성긴 저항군을 구성하는 저항 사이의 적어도 하나의 지점에, 고전위측 및 저전압측 기준 전압을 분할한 전압을 공급하도록 한 것을 특징으로 하는 기준 전압 발생 회로.
- 고전위측 기준 전압과 저전압측 기준 전압의 차전압을 분압하는 성긴 저항군과, 성긴 저항군을 구성하는 저항의 단자간 전압을 분압하는 조밀 저항군으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로에 있어서,상기 성긴 저항군을 상기 고전위측 기준 전압와 저전압측 기준 전압 사이에 병렬로 접속함과 함께, 상기 조밀 저항군을 상기 스위치의 각 조마다 설치하고, 각 조밀 저항군을 성긴 저항군을 구성하는 저항 사이에 병렬로 접속한 것을 특징으로 하는 기준 전압 발생 회로.
- 제4항에 있어서, 상기 병렬로 설치한 조밀 저항군 중, 성긴 저항군에 가까운 위치의 저항을 공통화한 것을 특징으로 하는 기준 전압 발생 회로.
- 제4항에 있어서, 상기 성긴 저항군을 구성하는 저항 사이의 적어도 하나의 지점에, 고전위측 및 저전압측 기준 전압을 분할한 전압을 공급하도록 한 것을 특징으로 하는 기준 전압 발생 회로.
- 고전위측 기준 전압과 저전압측 기준 전압의 차전압을 분압하는 성긴 저항군과, 성긴 저항군을 구성하는 저항의 단자간 전압을 분압하는 조밀 저항군으로 이루어지고, 동일한 분압 전압을 각각 복수조의 스위치를 통해 병렬로 출력하는 기준 전압 발생 회로에 있어서,상기 조밀 저항군을 상기 스위치의 각 조마다 설치하고, 상기 성긴 저항군을 구성하는 소정 저항의 단자간 전압을 분압하도록, 이 저항에 조밀 저항군을 전환하여 접속하는 전환 회로를 구비한 것을 특징으로 하는 기준 전압 발생 회로.
- 제7항에 있어서, 상기 성긴 저항군을 구성하는 저항 사이의 적어도 하나의 지점에, 고전위측 및 저전압측 기준 전압을 분할한 전압을 공급하도록 한 것을 특징으로 하는 기준 전압 발생 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16883298A JP3887489B2 (ja) | 1998-06-16 | 1998-06-16 | 基準電圧発生回路 |
JP98-168832 | 1998-06-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000004877A true KR20000004877A (ko) | 2000-01-25 |
KR100366847B1 KR100366847B1 (ko) | 2003-03-28 |
Family
ID=15875357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1998-0054781A KR100366847B1 (ko) | 1998-06-16 | 1998-12-14 | 기준전압발생회로 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6204791B1 (ko) |
JP (1) | JP3887489B2 (ko) |
KR (1) | KR100366847B1 (ko) |
TW (1) | TW507423B (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3677181B2 (ja) | 1999-09-06 | 2005-07-27 | 株式会社東芝 | 可変抵抗回路及びd/a変換器 |
US6924761B2 (en) | 2003-06-19 | 2005-08-02 | Intel Corporation | Differential digital-to-analog converter |
JP4179114B2 (ja) * | 2003-09-09 | 2008-11-12 | 三菱ふそうトラック・バス株式会社 | 異物侵入防止構造付き流体装置 |
DE102004002013B4 (de) * | 2004-01-14 | 2009-08-27 | Infineon Technologies Ag | Hochauflösender Digital-Analog-Umsetzer mit geringem Flächenbedarf |
DE102006007477B4 (de) * | 2006-02-17 | 2012-02-16 | Infineon Technologies Ag | Signalverarbeitungseinrichtung mit einem Verzögerungskompensator |
US7710302B2 (en) * | 2007-12-21 | 2010-05-04 | International Business Machines Corporation | Design structures and systems involving digital to analog converters |
US7868809B2 (en) * | 2007-12-21 | 2011-01-11 | International Business Machines Corporation | Digital to analog converter having fastpaths |
US7532142B1 (en) | 2008-06-13 | 2009-05-12 | International Business Machines Corporation | Structures for systems and methods of generating an analog signal |
CN102955728A (zh) * | 2011-08-17 | 2013-03-06 | 鸿富锦精密工业(深圳)有限公司 | Sas接口输出信号侦测装置 |
US9385575B2 (en) | 2013-05-15 | 2016-07-05 | Kohler Co. | Cooling and control of a load bank used in a power generation system |
US20160056834A1 (en) | 2014-08-11 | 2016-02-25 | Texas Instruments Incorporated | Multi-level ladder dac with dual-switch interconnect to ladder nodes |
US10523003B2 (en) * | 2017-01-30 | 2019-12-31 | Cummins Enterprise Inc. | Auxiliary power circuit and method of use |
US10304530B2 (en) | 2017-08-23 | 2019-05-28 | Apple Inc. | Per-pin compact reference voltage generator |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8006995A (nl) * | 1980-12-23 | 1982-07-16 | Philips Nv | Analoog-digitaal omzetschakeling. |
US4733217A (en) * | 1986-05-08 | 1988-03-22 | Rca Corporation | Subranging analog to digital converter |
US5014054A (en) * | 1987-07-22 | 1991-05-07 | Nippondenso Co., Ltd. | Digital-to-analog converter of the resistor string type |
JP2811015B2 (ja) * | 1989-11-24 | 1998-10-15 | 松下電器産業株式会社 | 直並列ad変換器 |
US5138319A (en) * | 1990-08-30 | 1992-08-11 | Harris Corporation | Two stage a/d converter utilizing dual multiplexed converters with a common converter |
US5099240A (en) * | 1990-09-17 | 1992-03-24 | Motorola Inc. | Subranging adc with error correction through increased fine step span and noise reducing layout |
US5059978A (en) * | 1990-12-20 | 1991-10-22 | Vlsi Technology, Inc. | Resistor-string digital to analog converters with auxiliary coarse ladders |
US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
JP3162571B2 (ja) * | 1994-04-28 | 2001-05-08 | 株式会社東芝 | D/a変換回路及びこれを用いたa/d変換回路 |
US5627537A (en) * | 1994-11-21 | 1997-05-06 | Analog Devices, Inc. | Differential string DAC with improved integral non-linearity performance |
DE19643178B4 (de) * | 1995-10-20 | 2007-01-04 | Denso Corp., Kariya | Digital/Analog-Wandler und Schaltung zum Einstellen einer Sensorcharakteristik |
US5726653A (en) * | 1996-01-22 | 1998-03-10 | Industrial Technology Research Institute | Tri-step analog-to-digital converter |
US5682163A (en) * | 1996-03-06 | 1997-10-28 | Industrial Technology Research Institute | Semi-pipelined analog-to-digital converter |
-
1998
- 1998-06-16 JP JP16883298A patent/JP3887489B2/ja not_active Expired - Fee Related
- 1998-11-24 TW TW087119476A patent/TW507423B/zh not_active IP Right Cessation
- 1998-12-14 KR KR10-1998-0054781A patent/KR100366847B1/ko not_active IP Right Cessation
- 1998-12-15 US US09/211,036 patent/US6204791B1/en not_active Expired - Lifetime
-
2001
- 2001-01-24 US US09/768,175 patent/US6388599B2/en not_active Expired - Lifetime
- 2001-12-20 US US10/022,581 patent/US6407690B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6204791B1 (en) | 2001-03-20 |
US20010002820A1 (en) | 2001-06-07 |
TW507423B (en) | 2002-10-21 |
US20020047794A1 (en) | 2002-04-25 |
KR100366847B1 (ko) | 2003-03-28 |
US6388599B2 (en) | 2002-05-14 |
JP3887489B2 (ja) | 2007-02-28 |
JP2000004160A (ja) | 2000-01-07 |
US6407690B1 (en) | 2002-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100366847B1 (ko) | 기준전압발생회로 | |
KR100453310B1 (ko) | 오프셋 보상 회로 및 오프셋 보상 방법 | |
US6281828B1 (en) | Analog/digital converter apparatus | |
JP2007318457A (ja) | コンパレータ並びにa/d変換器 | |
JPH0884077A (ja) | アナログ/デジタル変換装置 | |
KR100329250B1 (ko) | 레벨변환회로 | |
EP0378840A2 (en) | Digital to analog converter having single resistive string with shiftable voltage thereacross | |
US6075477A (en) | Voltage selector for a D/A converter | |
EP0262664A2 (en) | Analog-digital converter | |
JP2011015248A (ja) | 差動チョッパ型コンパレータ及びそれを備えたa/d変換回路 | |
KR100625752B1 (ko) | 전압 발생 회로 및 디지털 아날로그 변환 회로 | |
US5274373A (en) | Digital analog converter | |
US5751236A (en) | A/D conversion with folding and interpolation | |
JP2816354B2 (ja) | ディジタルコードにおけるビットの遷移を同期させる電子回路 | |
US7898450B2 (en) | Analog signal processing device | |
US6710730B2 (en) | Ladder resistor with reduced interference between resistor groups | |
JP4064437B2 (ja) | クロスカップル型フォールディング回路及びこのようなフォールディング回路を有するアナログデジタル変換器 | |
US7642944B2 (en) | A/D converter | |
JP6710497B2 (ja) | A/d変換装置 | |
EP2779460B1 (en) | Fine timing adjustment method | |
US20100182185A1 (en) | Analog-to-digital conversion circuit | |
JPH11145835A (ja) | ラダー抵抗 | |
KR100353810B1 (ko) | 반도체 메모리 장치에 있어서 최적의 셋-업 및 홀드시간을 갖는 입력버퍼 | |
US5175490A (en) | Reference voltage source | |
JP2002374168A (ja) | フォールディング型a/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |