FR2524226A1 - Convertisseur numerique/analogique a haute resolution - Google Patents
Convertisseur numerique/analogique a haute resolution Download PDFInfo
- Publication number
- FR2524226A1 FR2524226A1 FR8305114A FR8305114A FR2524226A1 FR 2524226 A1 FR2524226 A1 FR 2524226A1 FR 8305114 A FR8305114 A FR 8305114A FR 8305114 A FR8305114 A FR 8305114A FR 2524226 A1 FR2524226 A1 FR 2524226A1
- Authority
- FR
- France
- Prior art keywords
- chain
- converter
- stage
- switching
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
L'INVENTION CONCERNE UN CONVERTISSEUR NUMERIQUEANALOGIQUE A HAUTE RESOLUTION. CE CONVERTISSEUR COMPORTE UN PREMIER ETAGE 10 COMPORTANT UNE CHAINE DE RESISTANCES 14 ET DES MOYENS DE COMMUTATION16 ET QUI EST RELIE PAR DES AMPLIFICATEURS A1, A2 A UN SECOND ETAGE 12 COMPORTANT UN RESEAU ITERATIF DE RESISTANCES R-2R RELIEES PAR DES COMMUTATEURS 30, 36 AUX SORTIES DES AMPLIFICATEURS, DES COMMUTATEURS 30 ETANT RELIES A UN CIRCUIT 20 DE TRANSMISSION DE BITS PAR DES CIRCUITS LOGIQUES 40 DE MANIERE A REALISER UNE COMMUTATION DES LIAISONS DES COMMUTATEURS AVEC DES RESISTANCES POUR SUPPRIMER TOUT DEFAUT DU A UN DESACCORD DES AMPLIFICATEURS. APPLICATION NOTAMMENT AUX CONVERTISSEURS NUMERIQUEANALOGIQUE A BONNE LINEARITE DIFFERENTIELLE ET A COMPORTEMENT MONOTONE GARANTI.
Description
i
La présente invention concerne un convertis-
seur numérique/analogique (que l'on dénomme également de fa-
çon abrégée DCA) Plus particulièrement la présente inven-
tion concerne des convertisseurs à haute résolution, ser-
vant par exemple à la conversion de signaux d'entrée numé-
riques à 16 bits en des signaux analogiques correspondants.
Ces dernières années, on a connu un besoin crois-
sant de convertisseursnumériqoe/analogique à haute résolu-
tion La résolution des types connus de convertisseurs Monolithiques uti lisant un circuit itératif R/2 R semble avoir atteint une limite pratique apparente d'environ 12 bits C'est pourquoi il est devenu nécessaire de chercher d'autres solutions à ce problème. On a admis que, dans certaines applications, une
précision absolue dans les convertisseurs numériques/analo-
giques est moins importante qu'une bonne linéarité diffé-
rentielle et un comportement monotone garanti A de tels
égards, une performance supérieure peut être obtenue en uti-
lisant des convertisseurs numérique /analogique du type à segments comportant des chaînes de résistances branchées en série et comportant des commutateurs de manière -à établir une connexion avec des points nodaux sélectionnés de la chaîne.
Les convertisseurs à segments peuvent être dis-
posés selon un format en cascade, de telle sorte qu'un pre-
mier étage utilisant un convertisseur ayant une chaine de résistances décode un groupe de bits d'ordre supérieur et
qu'un second étage décode le restant des bits d'ordre infé-
rieur Un convertisseur non linéaire de ce type général est connu dans l'article de Gryzbowski et consorts "Fonctions non linéaires fournies par des convertisseurs numérique/ analogique ", Electronic Engineering 1971, pp 48-51 Le
convertisseur décrit dans cet article est conçu pour fonc-
tionner avec une -commutation par relais et non avec une com-
mutation moderne au moyen de semiconducteurs Le brevet US No 3 997 892 (Susset) montre un type de convertisseur en
cascade (non linéaire) destiné à être utilisé avec un sys-
tème-de commutation à semiconducteurs Dans ce dispositif,
à la fois le premier et le second étages comprennent un con-
vertisseur du type à segments à chaîne de résistances.
L'agencement du convertisseur inclut des amplificateurs tam-
ponsafin d'empêcher la chaîne de résistances du second étage
de charger la chaîne de résistances du premier étage -
Bien que les convertisseursde l'art antérieur indiqués ci-dessus présentent certains aspects intéressants,
ils ne sont pas capables d'une performance à haute résolu-
tion, que l'on exige maintenant dans de nombreuses applica-
tions C'est pourquoi un but de la présente invention est de résoudre les inconvénients de tels dispositifs de l'art
antérieur.
Dans une forme de réalisation préférée de l'in-
vention, qui va être décrite ci-après en détail, il est pré-
vu un convertisseur en cascade à deux étages, dans lequel le premier étage est constitué par un convertisseur à segments 2 G ayant une chaîne de résistances branchées en série Des moyens de commutation peuvent être actionnés par des bits d'ordre supérieur du signal d'entrée numérique de manière à avancer ou reculer sur la chaîne de résistances, de manière à établir
des connexions sur la tension aux bornes d'une résistance quel-
conque sélectionnée faisant partie des résistances de la chaîne Comme dans le brevet Susset mentionné ci-dessus NO
3 997 892, la tension aux bornes de la résistance sélection-
née de la chaîne est à son tour accouplée par l'intermédiai-
re de deux amplificateurs tampons aux bornes d'entrée du con-
vertisseur du second étage Ce dernier effectue une interpo-
lation dans les limités de la tension sélectionnée fournie par le premier étage, conformément à un jeu de bits d'ordre
inférieur du signal d'entrée numérique.
Conformément à un aspect important de l'inven-
tion, les rôles des amplificateurs tampons-sont interchangés lors de chaque pas d'avance (ou de recul) sur la chaine des résistances du premier étage Ceci supprime ou réduit au minimum toute erreur de non linéarité différentielle due à un désaccord par décalage entre les amplif Licateurstampons, ce qui permet d'obtenir un fonctionnement à résolution excep- -tionnellement élevée, tout en utilisant des composants et
des procédés classiques.
Lorsque le signal d'entrée numérique requiert
que les amplificateurs tampons soient avancés depuis les bor-
nes d'une résistance de la chaine de résistance 2 la résis-
tance suivante de la chaine, le système de commutateurs fonc-
tionne de façon simple en décalant uniquement une connexion à la fois, d'une manière "à saute mouton" C'est-à-dire que la connexion d'un amplificateur tampon à un point nodal de la chaîne est décaléeau point nodal suivant au-delà de
celui auquel l'autre amplificateur tampon est raccordé, tan-
dis que la connexion de cet autre amplificateur tampon à la chaine de résistances reste inchangée Ainsi les connexions entre les amplificateurs et la chaine de résistances sont effectivement inversées lors de chaque pas d'avance ou de recul sur la chaîne, de manière à réduire au minimum tout
effet nuisible d'un désaccord par décalage entre les ampli-
ficateurs.
Avec une telle commande séquentielle des commu-
tateurs, on peut voir que la polarité de la tension entre les entrées des amplificateurs tampons s'inverse lors de
chaque pas d'avance ou de recul sur la chaine-des résistan-
ces Dans un autre agencement, la polarité correcte pour le convertisseur du second étage est restaurée au moyen d'un commutateur d'inversion situé dans le circuit de sortie de l'amplificateur tampon, c'est-à-dire dans une partie du circuit qui est en aval de la partie mise en jeu lors de l'inversion des rôles des amplificateurs tampons Dans la
présente invention, il n'existe aucun commutateur d'inversion de ce type.
2.524226
Au lieu de cela, le résultat fonctionnel désiré est obtenu
par l'inversion des rôles des bornes d'entrée du convertis-
seur du second étage en établissant des connexions avec des éléments d'un réseau itératif R-2 R de ce second étage, pour chaque pas d'avance ou de recul sur la chaîne de résistances.
L'effet final est le même que celui d'une relation de pola-
rité uniforme entre la tension d'entrée et le convertisseur
du second étage pour tous les signaux d'entrée numériques.
D'autres caractéristiques et-avantages de la pré-
sente invention ressortiront de la description donnée ci-après
faite en référence aux dessins annexés, sur lesquels: la figure 1 est un diagramme schématique montrant une forme de réalisation préférée de l'invention;
la figure 2 est un schéma expliquant les sé-
quences de commutation lors du pas d'avance (ou de recul) sur la chaîne de résistances du premier étage; et
la figure 3 est une table de vérité pour le déco-
deur pour les commutateurs de segments de la figure 1.
En se référant maintenant à la figure 1, on y
voit représenté un convertisseur numérique/analogique du ty-
pe en cascade, comprenant un convertisseur 10 formant le
premier étage et un convertisseur 12 servant de second éta-
ge Le premier étage comprend fondamentalement une chaine -
de résistances 14, par exemple des résistancespossédant des valeurs ohmiques identiques pour une conversion linéaire et excitées par une tension de référence repérée par VR+ et VR Un système 16 de commutateurs àcommande numérique fonctionne de manière à établir une connexion sélective avec deux points voisins quelconques des points nodaux successifs situés entre les résistances Les commutateurs sont actionnés par des signaux de, commande représentés par des flèches SQ à 516 et produits par un décodeur 18 pour commutateurs de segments à partir d'un ensemble de quatre bits d'ordre supérieur d'un signal d'entrée numérique à 16 bits appliqué à un dispositif 20 de verrouillage des données numériques, Lorsque les bits d'ordre supérieur changent,les
commutateurs 16 réalisent une avance (ou un recul)des con-
nexions avec les points nodaux, sur la chaîne des résistan-
ces de manière à raccorder la tension aux bornes d'une ré-
sistance quelconque sélectionnée parmi les résistances de
la chaîne à un couple d'amplificateui tampons A 1, A 2, at-
taquant les bornes d'entrée IN 1 et IN 2 du convertisseur 12 constituant le second étage Cette avance (ou ce recul)
sur la chaîne des résistances est réalisée de telle maniè-
re que seule une connexion est modifiée à chaque pas.
La figure 2 a été incluse pour donner une re-
présentation un peu imagée des séquences de commutation mi-
ses en jeu lors de l'avance (ou du recul) pas-à-pas sur la
chaîne des résistances On peut voir,que, à partir d'une po-
sition "de départ" à la partie inférieure de la chaîne, la séquence de commutation tout d'abord avance la connexion de gauche ( 1), puis la connexion de droite ( 2) et ainsi de suite sur la chaine Cette procédure peut être considérée
comme analogue à la manière selon laquelle une personne mon-
te des escaliers, chaque marche recevant la jambe arrière un pas après la jambe avant Ainsi la procédure peut être considérée comme une "avance ou remontée" sur la chaîne de résistances, ou comme une séquence un peu apparentée à une
avance "à saute-mouton", Une table de vérité pour les com-
mutateursde segments est représentée sur la figure 3.
En suivant une telle procédure d'avance pas-à-
pas de commutation dans le dispositif convertisseur décrit, on voit que les rôles des amplificateurs tampons A, A 1, A 2
sont inversés à chaque pas lorsque les commutateurs "remon-
tent" la chaîne de résistances Du point de vue mathémati-
que on peut voir que cette inversion des r 8 les des amplifi-
cateurs, lors de la commutation d'un noeud à un autre noeud
distants de deux points, supprime ou réduit de façon impor-
tante des erreurs de non linéarité différentielles, qui, sinon,se produiraient par suite du désaccord par décalage
entre les amplificateurs.
Le convertisseur 12 constituant le second étage comprend un convertisseur connu utilisant un réseau itératif R/2 R, les commutateurs 30 du réseau itératif étant du type C-MOS et fonctionnant dans le mode de tension Le schéma a été simplifié pour montrer uniquement un nombre limité des commutateurs à douze bits, qui sont en réalité inclus dans
le convertisseur numérique/analogique CMOS Les bornes d'en-
trée IN 1 et IN 2 reçoivent la tension des segments sélection-
nés,de la part des amplificateurs tampons Al, A 2 précédemment
décrits, et délivrent des potentiels correspondantsà un cou-
ple de fils d'alimentation 32, 34 Les commutateurs 30 ser-
vent à raccorder les branches en shunt du réseau itératif
R/2 R à l'un ou à l'autre des fils d'alimentation conformé-
ment à un signal logique à douze bits appliqué aux bornes
des commutateurs Il est prévu un commutateur supplémentai-
re 36 servant à raccorder laurésistance 38 de terminaison
du réseau itératif à l'un ou à l'autre des fils d'alimen-
tation, conformément à l'état binaire du quatrième bit du si-
gnal d'entrée à 16 bits.
La procédure d'avance pas-à-pas des commutateurs décrite ci-dessus provoque une inversion de la polarité de la tension appliquée aux amplificateurs tampons Ai, A 2 lors
-de chaque pas d'avance (ou de recul) sur la chaîne des ré-
-25 sistances Dans l'agencement connu mentionné ci-dessus-, les effets de cette inversion sont supprimés par un dispositif à commutateurs d'inversion monté dans les circuits de sortie
des amplificateurs tampon Dans la présente forme de réalisa-
tion, il n'existe aucun tel commutateur d'inversion, et l'in-
version de la polarité est liée à la commande du jeu de com-
mutateurs 30 par l'intermédiaire d'un ensemble correspondant de circuits OU-Exclusif 40 recevant, à l'une de leurs entrées, le signal binaire provenant du quatrième bit de données, mais également au moyen du commutateur supplémentaire-36 qui est
commandé de façon similaire par le quatrième bit de données.
Ce circuit logique 40 sert à réaliser l'inversion desirée de
polarité par alternance des connexions entre les fils d'ali-
mentation 32, 34 et les éléments correspondants du réseau ité-
ratif, pour chaque pas d'avance ou de recul sur la chaîne des résistances 14 Chaque commutation enalternance de ce type peut être illustrée sous la forme d'un retournement
du réseau de résistances, par rapport aux fils d'ali-
mentation 32, 34 Dé façon plus spécifique, les signaux de commande numérique appliqués aux commutateurs 30 du réseau itératif sont modifiés en alternance en passant d'une valeur vraie du signal à 12 bits d'ordre inférieur au complément de ce signal à 12 bits, lorsque lescommutateurs 116 de segments
avancent ou régressent sur la chaîne de résistance 14 En synchro-
*nisme avec cette opération, le commutateur supplémentaire
36 modifie en alternance la connexion à la résistance de ter-
*minaison 38, d'un fil d'alimentation sur l'autre, de sorte
que la résistance est toujours raccordée au fil d'alimenta-
tion possédant le potentiel inférieur.
Le résultat de cette commutation à commande lo-
gique est-que le signal de sortie correct V 0 est délivré automatiquement, indépendamment de la permutation des râles des amplificateurs tampors Al, A 2 lorsque les commutateurs 16
des segments avancent ou régressent sur la chaîne des résis-
tances 14.
Bien que l'on ait décrit ci-dessus de façon dé-
taillée une forme de réalisation préférée de la présente in-
vention, il est souhaitable d'insister sur le fait qu'elle n'a été indiquée qu'à titre d'illustration de l'invention et ne doit pas être considérée comme nécessairement limitative de cette dernière, étant entendu que toute modification peut
y etre apportée par un spécialiste de la technique sans sor-
tir du cadre de la présente invention
Claims (2)
1 Convertisseur numérique/analogique à deux étages, caractérisé en ce que le premier étage ( 10) décode
un ensemble de bits d'ordre supérieur tandis que le se-
cond étage ( 12) décode les bits restants d'ordre inférieur,
que ledit premier étage ( 10) comprend une chaine de résis-
tances ( 14) branchées en sérieexcitées par une tension de référence et comprenant des premiers moyens de commutation ( 16) répondant auxdits bits d'ordre supérieur pour réaliser une avance ou un recul sur la chaine de résistances ( 14)
de manière à établir des première et des seconde conne-
xionsrespectivement avec un couple quelconque de pointsno-
daux voisins de ladite chaîne de résistancesde manière à produire, entre un premier et un second conducteurs de référence, l'une quelconque des tensions apparaissant aux bornes des résistances ( 14) de ladite chaîne, ledit convertisseur comportant un premier et un second amplificateurstampons
(A 1,A 2) possédant des circuits d'entrée raccordés respecti-
vement auxdits conducteurs de référence en réponse aux tensions des points nodaux sélectionnés de manière à développer une tension pour l'entrée du convertisseur ( 12) constituant le second étage, lesdits premiers moyens de commutation ( 16) pouvant être actionnés lors de chaque pas d'avance (ou
de recul) sur la chafne de résistances de manière à inter-
vertir les rôles des amplificateurs tampons (A 1,A 2) lors de
chaque pas d'avanoe (ou de recul) sur la chaîne de résistan-
ces ( 14) par commutation de la connexion sur un seul desdits points nodaux, par raccordement de l'amplificateur tampon correspondant (A 1,A 2) au point nodal suivant au-delà du point nodal auquel l'autre amplificateur tampon (A 2,A 1) est raccordé, tout en laissant inchangée la liaison dudit autre amplificateur tampon avec la chaine de résistances,
grâce à quoi lesdits amplificateurs tampons (A 1,A 2) sont rac-
cordés alternativement aux points nodaux successifs de ladi-
te chaîne de résistances lorsque lesdits premiers moyens de
commutation ( 16) réalisent une avance (ou un recul) pas-à-
pas des connexions sur la chàine,et il est prévu: des moyens ( 32,34) 'reliant les sorties desdits amplificateurs tampons (A 1,A 2) aux bornes d'entrée respectives du second étage ( 12) dudit convertisseur; un réseau itératif de résistances série/shunt R/2 R pour ledit convertisseur ( 12) du second étage; un jeu de commutateursà transistors ( 30) pouvant être actionnés chacun de manière à raccorder une résistance shunt
respective en alternance à l'une ou à l'autre desdites bor-
nes d'entrée conformément à l'état binaire d'un signal de
commutation appliqué; un commutateur à transistor supplé-
mentaire ( 36) pouvant être actionné de manière à raccorder ladite résistance de terminaison ( 38) en alternance à l'une ou à l'autre desditesbornes d'entrée conformément à l'état binaire d'un signal de commutation appliqué; un circuit ( 40) servant à transmettre lesdits bits d'ordre inférieur respectivement audit ensemble de commutateurs à transistors ( 30); ledit circuit ( 40) comprenant des moyens logiques
pouvant être actionnés en réponse au signal d'entrée numé-
rique de manière à réaliser en alternance ( 1) la transmis-
sion directe des bits d'ordre inférieur à l'ensemble des com-
mutateurs,et ( 2) la transmission du complément desdits bits à l'ensemble de commmutateurs, pour chaque pas (d'avance ou de recul) sur la chaine des résistances ( 14) effectué par lesdits premiers moyens de commutation ( 16); des moyens ( 18 pouvant être actionnés en synchronisme avec lesdits premiers moyens comutateurs ( 30) pour faire fonctionner en alternance ledit commutateur à transistor supplémentaire ( 36) lors de chaque pas d'avance (ou de recul) sur la chaine des résistances, effectué par lesdits premiers
moyens de commutation, les roles interchangés desdits ampli-
ficateurs tampons (Al,A 2),provoqués par ledit raccordement
des amplificateurs tampons en alternance auxdits points no-
daux successifs servant à réduire les erreurs de non linéa-
rité différentielles qui, sinon,pourraient apparaître par suite d'un désaccord par décalage entre les amplificateurs tampons.
2 Appareil selon la revendication 1, caracté-
risé en ce que le convertisseur ( 12) constituant le second étage est un convertisseur CMOS utilisant un système de com-
mutation de tension CMOS.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/363,144 US4491825A (en) | 1981-06-09 | 1982-03-29 | High resolution digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2524226A1 true FR2524226A1 (fr) | 1983-09-30 |
FR2524226B1 FR2524226B1 (fr) | 1989-05-12 |
Family
ID=23429006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR838305114A Expired FR2524226B1 (fr) | 1982-03-29 | 1983-03-29 | Convertisseur numerique/analogique a haute resolution |
Country Status (7)
Country | Link |
---|---|
US (1) | US4491825A (fr) |
JP (1) | JPS5915325A (fr) |
CA (1) | CA1192311A (fr) |
DE (1) | DE3311067A1 (fr) |
FR (1) | FR2524226B1 (fr) |
GB (1) | GB2118386B (fr) |
NL (1) | NL8301085A (fr) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193621A (ja) * | 1983-04-18 | 1984-11-02 | Toshiba Corp | デジタル−アナログ変換回路 |
DE3405438A1 (de) | 1984-02-15 | 1985-08-29 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer analog/digitalwandler |
US4543560A (en) * | 1984-02-17 | 1985-09-24 | Analog Devices, Incorporated | Two-stage high resolution digital-to-analog converter |
US4665380A (en) * | 1985-07-15 | 1987-05-12 | Brooktree Corporation | Apparatus for converting between digital and analog values |
DE3526461A1 (de) * | 1985-07-24 | 1987-01-29 | Telefunken Electronic Gmbh | Widerstandskette |
US5014054A (en) * | 1987-07-22 | 1991-05-07 | Nippondenso Co., Ltd. | Digital-to-analog converter of the resistor string type |
EP0310728B1 (fr) * | 1987-10-09 | 1992-08-19 | International Business Machines Corporation | Dispositif d'extension de la résolution d'un convertisseur numérique-analogique résistif à n-bits en un convertisseur numérique-analogique à (N+P)-bits |
US4940978A (en) * | 1988-05-23 | 1990-07-10 | Zenith Electronics Corporation | Stepwise adjusted digital to analog converter having self correction |
JPH0449944Y2 (fr) * | 1988-12-28 | 1992-11-25 | ||
EP0472372A3 (en) * | 1990-08-18 | 1994-06-15 | Fujitsu Ltd | Digital-to-analog converter having variable circuit parameters |
JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
US5111205A (en) * | 1990-12-18 | 1992-05-05 | Vlsi Technology, Inc. | Digital-to-analog and analog-to-digital converters |
US5283579A (en) * | 1992-03-06 | 1994-02-01 | Micro Power Systems, Inc. | Digital to analog converter having high multiplying bandwidth |
DE4215315C1 (en) * | 1992-05-09 | 1993-09-23 | Vdo Adolf Schindling Ag, 60487 Frankfurt, De | Rotation angle sensor for IC engine throttle valve - feeds signals via R=2R D=A converter and single transmission line to remote A=D converter and evaluation circuit |
US5283580A (en) * | 1992-09-28 | 1994-02-01 | Motorola, Inc. | Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation |
AT411416B (de) * | 1993-02-26 | 2003-12-29 | Austria Mikrosysteme Int | Schaltungsanordnung zur bestimmung des teilerverhältnisses zweier messwiderstände mit einem a/d-umsetzer |
US5402126A (en) * | 1993-04-30 | 1995-03-28 | Texas Instruments Incorporated | Method and apparatus for digital to analog conversion using gaas HI2 L |
US5495245A (en) * | 1994-04-26 | 1996-02-27 | Analog Devices, Inc. | Digital-to-analog converter with segmented resistor string |
US5554986A (en) * | 1994-05-03 | 1996-09-10 | Unitrode Corporation | Digital to analog coverter having multiple resistor ladder stages |
CN1163781C (zh) | 1997-04-22 | 2004-08-25 | 松下电器产业株式会社 | 有源矩阵型液晶显示器件的驱动电路 |
US5969657A (en) * | 1997-07-22 | 1999-10-19 | Analog Devices, Inc. | Digital to analog converter |
US5952948A (en) * | 1997-09-24 | 1999-09-14 | Townsend And Townsend And Crew Llp | Low power liquid-crystal display driver |
US6181263B1 (en) * | 1999-02-26 | 2001-01-30 | Linear Technology Corp. | Signal processor |
US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
JP3246498B2 (ja) * | 1999-11-30 | 2002-01-15 | ヤマハ株式会社 | ディジタル/アナログ変換器 |
JP3281621B2 (ja) * | 1999-12-21 | 2002-05-13 | 松下電器産業株式会社 | 高精度da変換回路 |
JP4630488B2 (ja) * | 2001-05-31 | 2011-02-09 | パナソニック株式会社 | デジタル・アナログ変換回路 |
KR100477158B1 (ko) * | 2001-12-18 | 2005-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서 |
JP2003224477A (ja) * | 2002-01-28 | 2003-08-08 | Sharp Corp | D/aコンバータ回路およびそれを備えた携帯端末装置ならびにオーディオ装置 |
JP2003318264A (ja) * | 2002-04-19 | 2003-11-07 | Rohm Co Ltd | 出力特性可変型半導体集積回路装置 |
US20060051721A1 (en) * | 2002-11-26 | 2006-03-09 | Luis Carriere Lluch | Improvements to orthodontic supports applicable to teeth |
US7621743B2 (en) * | 2002-11-26 | 2009-11-24 | Orthodontic Research And Development, S.L. | Orthodontic bracket |
US6995701B1 (en) * | 2004-03-02 | 2006-02-07 | Maxim Integrated Products, Inc. | Multichannel high resolution segmented resistor string digital-to-analog converters |
US7015847B1 (en) | 2005-02-11 | 2006-03-21 | Analog Devices, Inc. | Digital to analog converter |
US7248192B2 (en) * | 2005-11-03 | 2007-07-24 | Analog Devices, Inc. | Digital to analog converter and a ground offset compensation circuit |
US7585171B2 (en) * | 2006-05-04 | 2009-09-08 | World Class Technology Corporation | Orthodontic bracket with rotary ligating cover |
US7580288B2 (en) * | 2006-05-24 | 2009-08-25 | Freescale Semiconductor, Inc. | Multi-level voltage adjustment |
US7425912B2 (en) * | 2006-06-23 | 2008-09-16 | Analog Devices, Inc. | Digital-to-analog converter with controlled buffered inputs |
US7963767B2 (en) * | 2007-07-23 | 2011-06-21 | Ultradent Products, Inc. | Self-ligating orthodontic bracket with sliding ligation cover |
US8803722B2 (en) | 2012-06-19 | 2014-08-12 | International Business Machines Corporation | Resistor-2 resistor (R-2R) digital-to-analog converter with partial resistor network reconfiguration |
US9124296B2 (en) | 2012-06-27 | 2015-09-01 | Analog Devices Global | Multi-stage string DAC |
US8912940B2 (en) | 2012-11-14 | 2014-12-16 | Analog Devices Technology | String DAC charge boost system and method |
US8912939B2 (en) | 2012-12-14 | 2014-12-16 | Analog Devices Technology | String DAC leakage current cancellation |
WO2014140307A2 (fr) | 2013-03-15 | 2014-09-18 | Analog Devices Technology | Convertisseur numérique-analogique à chaîne multiple |
US8884799B2 (en) | 2013-03-15 | 2014-11-11 | Qualcomm Incroporated | Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods |
US8907832B2 (en) * | 2013-03-15 | 2014-12-09 | Qualcomm Incorporated | Polarity compensating dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods |
US8978005B2 (en) | 2013-06-06 | 2015-03-10 | International Business Machines Corporation | Network reconfiguration in a data converter for improved electrical characteristics |
JP2017195530A (ja) * | 2016-04-21 | 2017-10-26 | 株式会社デンソー | 電子制御装置 |
US10574247B1 (en) | 2018-09-14 | 2020-02-25 | Analog Devices Global Unlimited Company | Digital-to-analog converter transfer function modification |
US10862502B2 (en) | 2019-03-04 | 2020-12-08 | Analog Devices International Unlimited Company | ADC output drift correction techniques |
CN111913519B (zh) * | 2019-05-09 | 2022-06-21 | 无锡华润上华科技有限公司 | 信号转换器、电阻分压网络及其线性度补偿方法 |
CN111282159A (zh) * | 2020-01-30 | 2020-06-16 | 哈尔滨理工大学 | 面向呼吸运动信号准相位超分辨电路的电阻链分配方法 |
US11648400B2 (en) | 2020-10-09 | 2023-05-16 | Medtronic, Inc. | Thermometric-R2R combinational DAC architecture to improve stimulation resolution |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1981000653A1 (fr) * | 1979-08-29 | 1981-03-05 | T Lode | Systeme de conversion cyclique digital/analogique |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3997892A (en) * | 1973-07-27 | 1976-12-14 | Trw Inc. | Digital to analog converter with improved companding |
US4338591A (en) * | 1981-06-09 | 1982-07-06 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
-
1982
- 1982-03-29 US US06/363,144 patent/US4491825A/en not_active Expired - Lifetime
-
1983
- 1983-03-25 GB GB08308347A patent/GB2118386B/en not_active Expired
- 1983-03-25 CA CA000424482A patent/CA1192311A/fr not_active Expired
- 1983-03-26 DE DE19833311067 patent/DE3311067A1/de not_active Withdrawn
- 1983-03-28 NL NL8301085A patent/NL8301085A/nl not_active Application Discontinuation
- 1983-03-29 FR FR838305114A patent/FR2524226B1/fr not_active Expired
- 1983-03-29 JP JP58051728A patent/JPS5915325A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1981000653A1 (fr) * | 1979-08-29 | 1981-03-05 | T Lode | Systeme de conversion cyclique digital/analogique |
Also Published As
Publication number | Publication date |
---|---|
GB2118386B (en) | 1986-03-26 |
FR2524226B1 (fr) | 1989-05-12 |
JPS5915325A (ja) | 1984-01-26 |
CA1192311A (fr) | 1985-08-20 |
GB2118386A (en) | 1983-10-26 |
NL8301085A (nl) | 1983-10-17 |
US4491825A (en) | 1985-01-01 |
GB8308347D0 (en) | 1983-05-05 |
DE3311067A1 (de) | 1983-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2524226A1 (fr) | Convertisseur numerique/analogique a haute resolution | |
FR2507412A1 (fr) | Convertisseur numerique-analogique a haute resolution | |
US4618941A (en) | Apparatus and method for generating filtered multilevel data from NRZ data | |
EP1085659B1 (fr) | Convertisseur numérique-analogique en courant | |
EP2769473B1 (fr) | Convertisseur numerique-analogique | |
FR2586516A1 (fr) | Convertisseur analogique-numerique a conversion fractionnee comportant un circuit d'isolation entre un noeud de soustraction et un codeur de bits de faible poids | |
FR2503962A1 (fr) | Convertisseur mic pour la loi m ou la loi a | |
EP3295665B1 (fr) | Circuit de lecture d'un capteur à matrice de pixels avec conversion analogique - numérique à haute cadence d'acquisition, et capteur d'images comprenant un tel circuit | |
FR2576167A1 (fr) | Convertisseur numerique-analogique a fonctions multiples | |
FR2573211A1 (fr) | Comparateur synchronise | |
FR2699025A1 (fr) | Convertisseur analogique numérique. | |
FR2497615A1 (fr) | Dispositif de transmission de signaux presentant une caracteristique de transmission reglable pas a pas | |
EP0026699B1 (fr) | Procédé et dispositif de codage de données binaires, dispositif de décodage des données codées et système de transmission comportant de tels dispositifs | |
FR2594275A1 (fr) | Circuit de decalage de niveau pour un convertisseur serie-parallele | |
FR2514586A1 (fr) | Convertisseur analogique-numerique a deux etages | |
EP0553050A1 (fr) | Procédé de décodage à maximum de vraisemblance à treillis de décodage sous-échantillonné, et dispositif de décodage correspondant | |
EP0463598B1 (fr) | Circuit de décodage de codes convolutionnels pour l'exécution de l'étape de stockage et d'exploration inverse des chemins survivants d'un algorithme de viterbi | |
EP1039643A1 (fr) | Dispositif de conversion analogique/numérique à non-linearite différentielle constante | |
US6429798B1 (en) | Combined transmit filter and D-to-A converter | |
FR2708400A1 (fr) | Encodeur binaire, tolérant aux erreurs. | |
FR2550671A1 (fr) | Circuit convertisseur analogique-numerique et demodulateur de signaux video modules en argument | |
EP0319421A1 (fr) | Comparateur binaire et opérateur de tri de nombres binaires | |
FR2491273A1 (fr) | Bascule de type d en technologie efl et compteur binaire utilisant cette bascule | |
EP1076417B1 (fr) | Circuit de répliement de signal, et cellule d'interpolation série d'un convertisseur analogique-numérique utilisant un tel circuit | |
EP0543730B1 (fr) | Convertisseur analogique-numérique neuronique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |