NL1029510C2 - Schakelingen en werkwijzen voor het detecteren van het sluiten van een fase. - Google Patents

Schakelingen en werkwijzen voor het detecteren van het sluiten van een fase. Download PDF

Info

Publication number
NL1029510C2
NL1029510C2 NL1029510A NL1029510A NL1029510C2 NL 1029510 C2 NL1029510 C2 NL 1029510C2 NL 1029510 A NL1029510 A NL 1029510A NL 1029510 A NL1029510 A NL 1029510A NL 1029510 C2 NL1029510 C2 NL 1029510C2
Authority
NL
Netherlands
Prior art keywords
signal
closing
phase
circuit
detection signal
Prior art date
Application number
NL1029510A
Other languages
English (en)
Other versions
NL1029510A1 (nl
Inventor
Woo-Young Jung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of NL1029510A1 publication Critical patent/NL1029510A1/nl
Application granted granted Critical
Publication of NL1029510C2 publication Critical patent/NL1029510C2/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/02Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Korte aanduiding: Schakelingen en werkwijzen voor het detecteren van het sluiten van een fase.
De onderhavige uitvinding heeft betrekking op een fasegesloten lusschakeling, en in het bijzonder op een fasegesloten lusschakeling die in. staat is om een sluitdetectiesignaal te verschaffen na een fasegesloten toestand te bereiken.
5 Fasegesloten lus(PLL)schakelingen zijn één van de basis bouwblokken in moderne elektronische systemen. Deze hebben een wijdverbreid gebruik in communicatie, multimedia en andere toepassingen genoten. Frequentiesynthesizers, FM demodulatoren, klok herwin-schakelingen, modems, en toondecoders zijn voorbeelden van toepassin-10 gen die PLL schakelingen gebruiken.
De PLL schakeling is een negatief teruggekoppëld regelsysteem. Zoals getoond in FIG. 1 omvat de PLL schakeling in het algemeen een fasefrequëntiedetector (PFD) 100, een ladingspomp 200, een lusfilter 300, een spanningsgestuurde oscillator (VCO) 400, en een 15 frequentiedeler 500. De PFD 10Ó genereert een opwaarts signaal SÜP
en/of een neerwaarts signaal SDN gebaseerd op het fase (en/of fre quentie) verschil tussen een referentiesignaal SIN en ene terugkop-pelsignaal SFEED. De ladingspomp'r 200 genereert éen uitgangssignaal met een niveau dat varieert volgens de status van het opwaartse 20 signaal SUP en/of het neerwaartse signaal SDN. Het uitgangssignaal van de ladingspomp 200 wordt verschaft aan een ingang VCOI van de VCO 400 via het lusfilter 300, dat een hoogfrequente component van het uitgangssignaal van de ladingspomp 200 verwijdert. De VCO 400 genereert een hoogfrequent signaal dat varieert volgens het gelijkspan-25 ningsniveau van het ingangssignaal VCOI. De frequentiedeler 500 genereert het terugkoppelsignaal SFEED met een lage frequentie dat wordt gebaseerd op het hoogfrequente signaal geleverd door de VCO .400.Het terugkoppelsignaal SFEED wordt aangebracht op een ingang van de PFD 100. Wanneer de PLL schakeling in een gesloten modus is, zijn 30 de fase (en/of frequentie) van het referentiesignaal SIN en de fase van het terugkoppelsignaal SFEED gesloten. Wanneer de PLL schakeling niet in de gesloten modus is, zijn de fase (en/of frequentie) van het referentiesignaal SIN en de fase van het terugkoppelsignaal SFEED niet gesloten.
1029510 - 2 -
De uitgang van de VCO 400 kan alleen maar beschikbaar zijn wanneer de PLL schakeling is gesloten. Dienovereenkomstig is er een behoefte aan een sluitdetectieschakeling die in staat is om te bepalen of de PLL schakeling werkt in de gesloten of in de niet gesloten 5 modus. Eén voorbeeld van de sluitdetectieschakeling is beschreven in de' gepubliceerde Japanse octrooiaanvrage No. 2002-344312. Volgens de gepubliceerde Japanse octrooiaanvrage No. 2002-344312 kan echter in bepaalde situaties de sluitdetectie niet nauwkeurig worden uitgevoerd door ruis, en in die gevallen kan een sluitdetectiesignaal incorrect 10 wórden gegenereerd wanneer de PLL schakeling niet in een geheel, gesloten toestand is.
In de Koreaanse, gepubliceerde octrooiaanvrage No. 2005-0033896 waarvan de aanvrager dezelfde is als die van deze uitvinding, is een fasegesloten lusschakeling beschreven die in staat is om een sluitde-15 téctiesignaal te leveren wanneer het sluiten van de fase geheel is voltooid gebruikmakend van de werkingseigenschappen van de fasengesloten lusschakeling in een poging om de bovengenoemde beperkingen aan te pakken.
De onderhavige uitvinding heeft betrekking op een fasegesloten 20 lusschakeling die een sluitdetectiesignaal levert alleen wanneer fasesluiting heeft plaatsgevonden. De onderhavige uitvinding verschaft een.fasegesloten lusschakeling die in staat is om een sluitdetectiesignaal te leveren alleen wanneer fasesluiting volledig is bereikt. De onderhavige uitvinding verschaft verder een sluitdetec-25 tiewerkwijze waarin een sluitdetectiesignaal wordt geleverd alleen wanneer de fasesluiting volledig is bereikt.
In één aspect is de onderhavige uitvinding, gericht op een sluitdetectieschakeling, omvattende: èen sluitvensterintree detectie-schakeling die een status detecteert van een opwaarts signaal of een 30 neerwaarts signaal dat gegenereerd wordt door een fase frequentie detector aan een. voorf lank van een vertraagd opwaarts signaal of een vertraagd neerwaarts signaal voor het genereren van een sluitvensterintree detectiesignaal, waarbij het vertraagde opwaartse signaal of het vertraagde neerwaartse signaal is vertraagd met in hoofdzaak 35 zoveel als een sluitvenster; en een sluitdetectiesignaal genereer-schakeling die een invoersignaal van een fasegesloten lusschakeling telt voor het genereren van een sluitdetectiesignaal wanneer het sluitvensterintree detectiesignaal continu is vrijgegeven gedurende een tevoren bepaalde tijdsperiode.
1029510 - 3 -
In één uitvoeringsvorm, wordt het sluitvensterintree detectiesignaal vrijgegeven wanneer een pulsbreedte van het opwaartse signaal óf het neerwaartse signaal het sluitvenster binnentreedt.
In een andere uitvoeringsvorm omvat de sluitvensterintree 5 dètectieschakeling: een NOR poort die een logische "NOR" bewerking uitvoert op het opwaartse signaal en het neerwaartse signaal voor het genereren van een eerste signaal; een vertragingsschakeling die het eerste signaal vertraagt met een tevoren bepaalde tijdsperiode voor het genereren van een tweede signaal; en een flip-flop die een status 10 detecteert van het eerste signaal aan een voor flank van het tweede signaal voor het leveren van het sluitvensterintree detectiesignaal.
In een andere uitvoeringsvorm, wordt het sluitvenster bepaald volgens een vertragingstijd die door de vertragingsschakeling gegenereerd.
15 Iri- een andere uitvoeringsvorm, wordt de flip-flop bestuurd bij een. neergaande flank van het tweede signaal wanneer het eerste signaal in een logisch "hoge" toestand is.
In een andere uitvoeringsvorm .omvat, wordt een eerste flip-flop dié een uitgangssignaal genereert gereset door hét sluitdetectiesig-20 naai en overgaat bij een voorflank van het ingangssignaal, van de fase.gesloten lusschakeling; en tweede tot n-de flip-flops die uit-, gangssignalen genereren die overgaan bij . een., voorflank van een omgekeerd uitgangssignaal van een naburige flip-flop, waarbij een uitgangssignaal van de n-de flip-flop wordt verschaft als het sluit-25 detectiesignaal.
In een andere uitvoeringsvorm, wordt het sluitdetêctiesignaal vrijgegeven wanneer een tijdsperiode die overéénkomt met 2n maal de periode van het ingangssignaal van de fasegeslóten lusschakeling is verstreken na een eerste puls van het ingangssignaal van de fasege-30 sloten lusschakeling gedurende wanneer het sluitvensterintree detectiesignaal wordt vrijgegeven. ·
In èen andere uitvoeringsvorm, wordt elk van de flip-flops door het sluitvensterintree detectiesignaal gereset.
In een andere uitvoeringsvorm, is elk van de flip-flops een JK-35 type flip-flop met een J ingang en. een K ingang, waarbij logisch "1" wordt aangebracht op zowel de J ingang als de K ingang.
In een andere uitvoeringsvorm, omvat de sluitdetectiesignaal genereerschakeling verder een vergrendelingsschakeling die het sluitdetectiesignaal vergrendelt en uitvoert.
1029510 - 4 -
In een andere uitvoeringsvorm, omvat het sluitvensterintree detectiesignaal: een in-venster signaal dat wordt vrijgegeven wanneer de pulsbreedte van het opwaartse signaal of het neerwaartse signaal in het sluitvenster . is; en een uit-venster signaal dat wordt 5 vrijgegeven wanneer de pulsbreedte van het opwaartse signaal of het neerwaartse signaal uit het sluitvenster. is.
Ih een andere uitvoeringsvorm, omvat de sluitdetectiesignaal genereerschakeling verder een vergrendelingsschakeling die wordt geset in antwoord op het sluitdetectiesignaal en die wordt gereset in 10 antwoord op het uit-venster signaal.
In een ander aspect is de onderhavige uitvinding gericht op een fasegesloten lusschakeling, omvattende: een fase frequentie detector die een opwaarts signaal en een neerwaarts signaal genereert die een faseverschil aangeven tussen een referentiesignaal en een terugkop-15 pelsignaal; een ladingspomp die een gelijkspanningssignaal levert in antwoord op een status van het opwaartse signaal en het neerwaartse signaal; een lusfilter die het gelijkspanningssignaal integreert voor het genereren van een geïntegreerd signaal; een spanningsgestuurde oscillator die een oscillatiesignaal genereert.met een frequentie die 20 varieert in 'overeenstemming met een gelijkspanningsniveau van het geïntegreerde signaal; een lusvensterintree detectieschakeling die een toestand van het opwaartse.signaal of het neerwaartse signaal aan een voorflank van een vertraagd opwaarts, signaal of een vertraagd neerwaarts signaal detecteert voor het genereren van een sluitven^ 25 sterintree detectiesignaal, waarbij het vertraagde opwaartse signaal of het vertraagde neerwaartse signaal is vertraagd met in hoofdzaak zoveel als een sluitvenster;. en een sluitdetectiesignaal genereer-. schakeling die een ingangssignaal van de fasegesloten lusschakeling telt voor het genereren van een sluitdetectiesignaal wanneer het 30 sluitvensterintree detectiesignaal continu is vrijgegeven gedurende: een tevoren bepaalde tijdsperiode.
In een uitvoeringsvorm, omvat de schakeling verder een frequen-tiedeler die een laag frequent terugkoppelsignaal genereert op de basis van een uitgangssignaal van de spanningsgestuurde oscillator.
35 In een andere uitvoeringsvorm, wordt het sluitvensterintree detectiesignaal vrijgegeven wanneer een pulsbreedte van het opwaartse signaal of het neerwaartse signaal het sluitvenster binnen treedt.
In een andere uitvoeringsvorm, omvat de sluitvensterintree detectieschakeling: een NOR poort die een logische "NOR" handeling 40 uitvoert op het opwaartse signaal en het neerwaartse signaal voor het 1029510 - 5 - genereren van een eerste signaal; een vertragingsschakeling die het eerste signaal vertraagt met een tevoren bepaalde tijdsperiode voor het genereren van een tweede signaal; en een flip-flop die een status detecteert van het eerste signaal bij een voorflank van het tweede 5 signaal.
In een andere uitvoeringsvorm, wordt het sluitvenster bepaald volgens èen vertragingstijd die gegenereerd wordt door de vertragingsschakeling.
In een andere uitvoeringsvorm, wordt de flip-flop bestuurd bij 10 een neergaande flank van het tweede signaal wanneer het eerste signaal in een logisch "hoge" toestand is.
In een andere uitvoeringsvorm, . omvat de sluitdetectiesignaal genereerschakeling: een eerste, flip-flop 'die een uitgangssignaal genereert, die wórdt gereset door het sluitdetectiesignaal, en 15 overgaat bij, een voorfiank van het ingangssignaal van de fasenge-. . sloten lusschakeling; en een tweede tot n-de flip-flops die uitgangs signalen genereren die overgaan bij.een voorfiank van een geinver-. •teerd uitgangssignaal van een naburige voorgaande flip-flop, waarbij een uitgangssignaal van de n-de flip-flop wordt verschaft als het 20 sluitdetectiesignaal.
In een andere uitvoeringsvorm, wordt het sluitdetectiesignaal vrijgegeven wanneer een tijdsperiode die overeenkomt met. 2n maal de periode van het ingangssignaal van de fasegesloten lusschakeling is verlopen na: een eerste puls van het ingangssignaal van de fase 25 gesloten lusschakeling gedurende wanneer, het. sluitvensterintree detectiesignaal is vrijgegeven.
In een andere uitvoeringsvorm, wordt elk van de flip-flops gereset door het sluitvensterintree detectiesignaal.
In een andere uitvoeringsvorm, is elk van de flip-flops een JK 30 type flip-flop met een J ingang en een K ingang, waarbij logisch "1" wordt aangebracht op zowel de J ingang als de K ingang.
In een andere uitvoeringsvorm, omvat de sluitdetectiesignaal genereerschakeling verder een vergrendelirigsschakeling die het sluitdetectiesignaal vergrendelt en uitvoert.
35 In een andere uitvoeringsvorm, omvat het sluitvensterintree detectiesignaal: het sluitvensterintree detectiesignaal omvat: een in-venster signaal dat wordt vrijgegeven wanneer de pulsbreedte van het opwaartse signaal of het neerwaartse signaal in het sluitvenster is; en een uit-venster signaal dat wordt vrijgegeven wanneer de 1 0 2 9 5 1 0 - 6 - pulsbreedte van het opwaartse signaal of het neerwaartse signaal uit het sluitventer is.
In een andere uitvoeringsvorm, omvat de sluitdetectiesignaal gëriereérschakéling verder een · vergrendelingsschakeling die wordt 5 geset in antwoord op het sluitdetectiesignaal en die wordt gereset in antwoord op het uit-venstersignaal.
In eèn ander aspect is de onderhavige uitvinding gericht op een sluitdetectiewerkwijze van een fasegesloten lusschakeling, omvattende: het detecteren van een status van eèn opwaarts signaal of een 10 neerwaarts signaal dat gegenereerd wordt door eèn fasesequentiedetec-tór aan een voorflank van een . vertraagd opwaarts signaal of het . vertraagde neerwaartse signaal voor het genereren van een lusvenster-.. ' intree detectiesignaal, waarbij het vertraagde opwaartse signaal of het vertraagde neerwaartse signaal.. In hoofdzaak is vertraagd met 15 zoveel' .als een sluitvenster;. en het tellen van een ingangssignaal van een fasegesloten lusschakeling voor het genereren van een sluitdetectiesignaal wanneer het sluitvenster intree detectiesignaal continu is vrijgegeven gedurende een tevoren bepaalde tijdsperiode..
In één uitvoeringsvorm, wordt het sluitvenster intree 20 detectiesignaal vrijgegeven wanneer een pulsbreedte van het opwaartse signaal óf het neerwaartse signaal het sluitvenster binnentreedt.
In éeh andere uitvoeringsvorm, het sluitvenster intree detectiesignaal wordt gegenereerd door: het .uitvoeren van een lógische "NOR" .bewerking op het. opwaartse signaal en het neerwaartse 25 signaal vóór het genereren van een eerste signaal.; het vertragen van het eetste signaal met een tevorën: bepaalde tijdsperiode voor het genereren van een tweede signaal; en het detecteren van een status van het eerste signaal bij een voorflank. van het. tweede signaal voor 'het leveren van het sluitvenster intree detectiesignaal.
30 In een andere uitvoeringsvorm, wordt het sluitvenster bepaald volgens eén vertragingstijd tussen het eerste signaal en het tweede signaal.
. Volgëns de onderhavige , uitvinding zijn de fasegesloten lusschakeling'en werkwijze in staat om het sluitdetectie signaal te. 35 léveren wanneer het sluiten van de fase is voltooid gebruikmakend van de karakteristieken van respectieve werkingsgebieden . van de fasegesloten lusschakeling. . .
De voorgaande en andere doelen, eigenschappen en voordelen van de uitvinding zullen duidelijk worden uit de meer specifieke 40 beschrijving van voorkeursuitvoeringsvormen van de uitvinding, zoals 10 2 9 510 - 7 - geïllustreerd in de bijgaande tekeningen waarin gelijke, verwijzingsletters verwijzen naar dezelfde delen door de verschillende aanzichten. De tekeningen zijn niet noodzakelijkerwijs op schaal, nadruk wordt in plaats daarvan gelegd op het illustreren ..
5 van de principes van de uitvinding.
FIG. 1 toont een blokschema van een conventionele PLL schakeling.
FIG. .2 toont een schema van de werking van een PLL schakeling en het genereren van een sluitdetectiesignaal volgens de onderhavige 10 uitvinding.
FIG. 3 toont een timingschema dat signalen illustreert van een PLL schakeling in een eerste werkingsgebied van FIG. 2..
FIG. 4 toont een timingschema dat signalen, illustreert van een PLL schakeling in een tweede werkingsgebied.van FIG. 2.
15 FIG. 5 -toont een timingschema dat signalen . illustreert van een PLL schakeling in een derde werkingsgebied van FIG. 2. .
FIG. 6 toont een blokschëma van een PLL schakeling voor uitvoe- . ren van sluitdetectie volgens de onderhavige uitvinding.
FIG. 7. toont een schema dat een sluitdetectieschakeling illu-20 streert in de PLL schakeling van FIG. 6. ' ' .
FIG. 8 toont een timingschema dat signalen, illustreert van de PLL schakeling van FIG. 6 en de sluitdetectieschakeling van FIG. 7 in het eerste werkingsgebied.
- FIG. 9 toont een timingschema. dat signalen illustreert van de 25 · PLL schakeling van FIG. 6 en de, sluitdetectieschakeling van FIG. 7 in 1 ' het .tweede werkingsgebied waarbij een lange tijdsvertraging wordt aangenomen.
:. FIG. 10 toont een timingschema dat signalen illustreert van de PLL schakeling van FIG. 6 en de sluitdetectieschakeling van FIG. 7. in.
.30 het tweede werkingsgebied' waarbij een korte tijdsvertraging wordt . aangenomen.
FIG. .11. toont een schema dat.de werking van de teller in de . PLL schakeling van FIG. 6 illustreert.
FIG. 12 toont een logisch schema dat een vergrendelingss.chake-35 ling in de PLL schakeling van FIG. 6 illustreert.
FIG. 13 toont een golfvorm schema van simulatieresultaten van de PLL schakeling die in FIG. 6 is getoond en die werkt in het eerste werkingsgebied.
1 0 2 9 5 1 0 - 8 - FIG. 14 toont een golfvorm schema met simulatieresultaten van de PLL schakeling die in FIG. 6 is getoond en die werkt in de eerste tot derde werkingsgebieden.
FIG. 15 toont een golfvorm schema met simulatieresultaten van .5 een VCO ingangssignaal en een sluitdetectiesignaal van de PLL schakeling volgens FIG. 6.
De onderhavige uitvinding zal nu meer volledig in het hierna volgende worden beschreven onder verwijzing naar de bijgaande tekeningen, waarin voorkeursuitvoeringsvormen van de uitvinding zijn 10 getoond. Deze uitvinding kan echter in verschillende vormen worden uitgevoerd en dient niet të worden begrepen als te zijn beperkt tot de uitvoeringsvormen die hierin zijn beschreven. Gelijke cijfers verwijzen naar gelijke elementen door de beschrijving.
FIG. 2 is een schema dat de werking toont van een PLL schake-15 ling en het genereren van een sluitdetectiesignaal volgens een . voorkeursuitvoeringsvorm van de onderhavige uitvinding.
Zoals getoond in. FIG. 2 kan. de : PLL schakeling drie werkingsgebieden hebben, eerste, tweede en derde werkingsgebieden GEBIED 1, GEBIED 2 en GEBIED 3, in overeenstemming met het verstrij-20 ken van tijd dat plaatsvindt van het aanzetten van een spanningsge-stuurde oscillator (VCO) tot het sluiten van. de PLL schakeling.. In het eerste werkingsgebied GEBIED 1/ heeft een ingangssignaal VCOI van de VCO, die een component schakelingsblok van de PLL schakeling is, een niveau dat continu toeneemt. In het. tweede werkingsgebied GEBIED 25 2 wordt het niveau van het ingangssignaal .VCOI van de VCO beurtelings verhoogd en verlaagd om. te convergeren naar een bepaald niveau. In het derde werkingsgebied GEBIED 3 blijft het ingangssignaal VCOI van de VCO op een bepaald niveau.
Het is wenselijk dat het faselus, detectiesignaal LDTO wordt 30 gegenereerd óp tijdstip T3, het moment in tijd waarop de PLL schakeling het derde werkingsgebied GEBIED 3 binnengaat. In de conventionele fase sluit detectieschakeling echter kan het fase sluitdetectiesignaal worden gegenereerd in het eerste werkingsgebied GEBIED 1 of in het tweede werkingsgebied GEBIED 2.
35 Volgens een voorbeelduitvoeringsvorm van de onderhavige uitvin ding is de fase sluit detectieschakeling ontworpen voor het genereren van het fase sluitdetectiesignaal alleen dan wanneer de PLL schakeling het derde werkingsgebied GEBIED 3 binnengaat gebruikmakend van respectieve werkingskarakteristieken van de PLL schakeling in de drie 40 werkingsgebieden GEBIED 1, GEBIED 2 en GEBIED 3.
1029510 - 9 - FIG. 3 toont een timingdiagram dat relevante . signalen van de PLL schakeling illustreert in het eerste werkingsgebied GEBIED 1. Verwijzend naar FIG. 3 is een frequentie van een terugkoppelsignaal . SFEED lager dan die van het referentiesignaal SIN dat geleverd wordt 5 aan de P.LL schakeling. Dé ..pulsbreedte van een opwaarts Signaal SUP neemt continu toe, maar een neerwaarts signaal SDN blijft in een logisch lage toestand (bijvoorbèeld logisch "0"). Het ingangssignaal VCOI van de VCO heeft een niveau dat continu toeneemt in antwoord op het opwaarts signaal SUP.
' 10 FIG.,4' toont een timingdiagram dat de relevante.signalen van de. .
PLL schakeling, in het tweede werkingsgebied GEBIED 2 illustreert. Verwijzend naar fig. 4, is de frequentie van het referentiesignaal .SIN dat· to.egevoerd wordt aan de PLL schakeling vast, terwijl de . .frequentie van het terugkoppelsignaal SFEED beurtelings toeneemt of 15 , afneemt. Terwijl de pulzen van. het opwaartse signaal SUP en het neerwaartse signaal SDN bij ..toerbeurt worden gegenereerd, worden de. pulsbreedten van het opwaartse signaal SUP en het neerwaartse signaal SDN beide . tijdelijk gereduceerd. De pulsbreedte van het ingangssignaal VCOI van de VCO wordt vergroot wanneer de puls van het 20 opwaartse signaal SUP wordt gegenereerd en gereduceerd wanneer de puls van het neerwaartse signaal SDN wordt gegenereerd. De oscillatieamplitude van het ingangssignaal VCOI van de VCO wordt verder geleidelijk gereduceerd om te convergeren naar een bepaald niveau.
25 FIG. 5 toont een timingdiagram dat de relevante signalen van de PLL schakeling in het derde werkingsgebied GEBIED 3 illustreert. Verwijzend naar FIG. 5 zijn het referentiesignaal SIN dat toegevoerd wordt aan de PLL schakeling en het terugkoppelsignaal SFEED in fase . met elkaar gesloten en hebben een tevoren bepaalde periode. Het 30 opwaartse signaal SUP en de neerwaartse signaal SDN blijven op de logisch lage toestand (bijvoorbeeld logisch "0"), en het ingangssignaal VCOI van de VCO 400 blijft op een bepaald niveau.
FIG. 6 toont een vereenvoudigd blokschema dat de PLL schakeling illustreert voor het uitvoeren van sluitdetectie volgens een voor-35 beeld uitvoèringsvorm van de onderhavige uitvinding.. PLL schakeling van FIG. 6 genereert het fase sluitdetectiesignaal alleen wanneer de PLL schakeling het derde werkingsgebied GEBIED 3 ingaat gebruikmakend van de respectieve werkingskarakteristieken van de PLL schakeling volgens de werkingsgebieden GEBIED 1, GEBIED 2, en GEBIED 3.
1029510 - 10 - Vérwijzend naar FIG. 6 omvat de PLL schakeling een fasefrequen-tiedetector (PFD) 100, een ladingspomp 200, een lusfilter 300, een spanhingsgestuurde oscillator (VCO) 400, een frequentiedeler 500, en een sluitdetectieschakeling 600..
.5 1 De sluitdetectieschakeling 600 . omvat een sluitvensterintree- detector 640, een teller 620, en een vergrendelingsschakeiing 660.
De sluitvensterintree-detector - 640 zet een sluitvenster gebruikmakend van het opwaarts signaal S.UP en hét neerwaarts signaal SDN gegenereerd door de in-venster signaal. INWIN en een uit-venster 10 signaal OÜTWIN. De teller 620 ontvangt het referentiesignaal SIN en het in-venster signaal INWIN voor het genereren van. een teller :uitgangssignaal CNTO nadat een tevoren bepaald, aantal pulsen van het referéntiesignaal SIN zijn gegenereerd,·, terwijl het in-vénster signaal . INWÏN een . . vrijgegeven toestand behoudt.. De . 15 vergrendelingsschakeiing 660 ontvangt en vergrendelt het teller Uitgangssignaal. CNTO en het uit-venster. . signaal OUTWIN voor het leveren van het sluitdetectiesignaal LDTO.
'FIG. 7 toont een schema dat de sluitdetectieschakeling 600 van de PLL. schakeling van FIG. 6 illustreert, die de sluitvensterintree-20 detector 640, de teller 620 en dé vergrendelingsschakeiing 660 omvat.
De sluitvenster intree detector 640 omvat' in een uitvoeringsvorm een "NOR" poort 641, een vertragingsschakeling 642, en een. D-type flip-flop 643. De "NOR" poort 641 ontvangt het opwaartse signaal SUP en . het neerwaartse signaal SDN voor het 25 uitvoeren van een logische "NOR" bewerking op. de signalen SUP en SDN. De vertragingsschakeling 642: ontvangt een uitgangssignaal A-. van de "NÓR" poort 641 en vertraagt het. uitgangssignaal A met een tevoren bepaalde tijd. De D-type flip-flop 643 heeft een ingangsaansluiting D voor ontvangen van het uitgangssignaal A van dé "NOR" poort 641, een 30 klokaansluiting voor het ontvangen van hét uitgangssignaal B van de vertragingsschakeling 642, een uitgangsaansluiting Q voor het leveren van het . in-venster signaal INWIN, en . één geïnverteerde uitgangsaansluiting QB voor het leveren van het uit-venster signaal OUTWIN.
3.5 De teller 620 omvat in één uitvoeringsvorm meerdere JK-type flip-flops 621 tot 628 die een signaal leveren dat overgaat bij een stijgende flank van een invoerklok wanneer J ingang en K ingang allen een logisch hoog niveau (bijvoorbeeld logisch "1").hebben. Een eerste flip-flop .621 wordt gereset door het in-venster signaal INWIN en 40 genereert een uitgangssignaal dat overgaat bij een stijgende flank 1029510 - 11 - van het referentiesignaal SIN. Tweede tot n-de flip-flops 622 tot 628 genereren elk een uitgangssignaal dat overgaat bij de opgaande flank van een signaal dat wordt geleverd door de geïnverteerde uitgangsaansluiting QB van een naburige . flip-flop. Het tel 5 uitgangssignaal CNTO wordt geleverd door ,de uitgangsaansluiting Q van de n-de flip-flop 628.
De vergrendelingsschakeling 660 omvat. in. één uitvoeringsvorm twee "NOR" poorten 661 en 662 . die kruisgewijs met elkaar verbonden zijn: Verder ontvangt en vergrendelt de vergrendelingsschakeling 660 10 het. teller uitgangssignaal CNTO en het uit-venster signaal OUTWIN voor het leveren van het sluitdetectiesignaal LDTO.
FIG. 8 toont een timediagram dat. relevante signalen van de PLL schakeling van FIG. 6 en de sluitdetectiéschakeling van FIG. 7 illustreert wanneer werkend in het eerste werkingsgebied.
.15 FIG. 9 toont een timing schéma dat. relevante signalen van de PLL schakeling van FIG. 6 en de sluitdetectieschakeling van FIG. 7 illustreert wanneer werkend in het tweede werkingsgebied en wanneer de vertragingstijd lang is, en FIG. 10 toont een timingdiagram dat de relevante signalen van de PLL schakeling van FIG. 6 en de sluitdetec-20 tieschakeling van FIG. 7 illustreert wanneer werkend in .het tweede werkingsgebied en wanneer de vertragingstijd kort is.
FIG. 11 toont een schema dat de werking .illustreert van de teller 620 in de PLL schakelinig. van FIG'. 6, en FIG. 12 toont een logisch schema dat vergrendelingsschakeling 660 en de werking van de 25 vergrendelingsschakeling 660 in de PLL schakeling volgens FIG. 6, illustreert.
Verwijzend naar FIG. 6 tot FIG.. 12 zal .onderstaand de werking . van de PLL schakeling voor sluitdetectie volgens een voorbeelduitvoe-ringsvorm van deze. uitvinding, worden beschreven.
30. De PFD 100 genereert, het opwaarts.signaal SUP.en het neerwaarts signaal' SDN gebaseerd op het faseverschil .(en/öf frequentieverschil) tiissen het referentiesignaal SIN en het terugkoppelsignaal SFEED. De .ladingspomp ' 200 genereert een gelijkspanningssignaal in antwoord op niveautoestanden van het opwaartse signaal SCJP. en het neerwaartse 35 signaal .SDN voor het verschaffen van het gelijkspanningssignaal aan hét lusfilter 300. Het lusfilter 300 integreert het gelijkspanningssignaal dat ontvangen wordt van de ladingspomp 200 voor 'het genereren . van het VCOI signaal waarin een hoog frequente component is verwijderd. De VCO 400 levert een hoog frequent signaal met een frequentie 40 die varieert volgens een gelijkspanningsniveau van het ingangssignaal 1029510 - 12 - VCOI van de VCO 400. De frequentiedeler 500 genereert een laag •frequent terugkoppelsignaal SFEED op de basis van het hoog frequente signaal dat geleverd wordt van de VCO 400. Het terugkoppelsignaal .SFEED wordt aangebracht op de PFD 100. Wanneer de. PLL schakeling in 5 . dè gesloten toestand is zijn de fase (of frequentie) van het referentiesignaal . SIN en de fase van het terugkoppelsignaal. SFEED met elkaar, gesloten. Wanneer de PLL niet in de gesloten toestand is zijn de fase (of . frequentie) van het referentiesignaal SIN en de fase van het terugkoppelsignaal SFEED niet met elkaar gesloten.
10 De werking van de sluitveristerintree detector 6.40 is als volgt...
Verwijzend naar FIG. 8, is in het eerste werkingsgebied
(bijvoorbeeld GEBIED. 1 getoond in FIG. 2) een grote tijdsverschuiving aanwezig tussen het referentiesignaal SIN en het terugkoppelsignaal SFEED, en het opwaarts signaal SUP en het neerwaarts signaal SDN
15 worden gegenereerd gebaseerd op de. ti jdsverschuiving. D.e periode van .. de logische "1" voor het opwaarts signaal SUP neemt geleidelijk in het eerste, werkingsgebied GEBIED 1 toe. en neemt geleidelijk af wanneer de PLL schakeling het tweede werkingsgebied (GEBIED 2 getoond in FIG. 2) nadert. Het neerwaartse signaal. SDN wordt in de toestand 20 van de· logische "0" gehouden in het eerste werkingsgebied GEBIED 1.
De "NOR" poort 641 van dé sluitvensterintree detector 46 ontvangt .het opwaarts signaal' SUP èn het neerwaarts signaal SDN voor het . uitvoeren van de logische . "NOR" bewerking op de signalen SUP en SDN. Wanneer de PLL. schakeling werkt- in het eerste werkingsgebied GEBIED .25 1, heeft . .het ..uitgangssignaal. A van de NOR poort 641 een golfvorm waarin de toestand van logisch "0" relatief lang is. Wanneer de PLL .schakeling' het tweede werkingsgebied GEBIED 2 · nadert, heeft het - . ·'.·.. uitgangssignaal- A van de NOR -poort .641 een golfvorm waarin de toestand van logisch "0" relatief kort is. Het uitgangssignaal B van de 30 vertragingsschakeling 642 dat vertraagd is met een tevoren bepaald tijdsinterval (.td) heeft dezelfde periode als .het uitgangssignaal A van 'de "NOR" poort 641., Volgens de hoeveelheid, vertragingstijd td gegenereerd door de vertragingsschakeling 642 is de grens van het eérsté.werkingsgebied GEBIED 1.en het tweede werkingsgebied GEBIED 2 3.5 gedefinieerd. ,.He't sluitvenster wordt namelijk bepaald volgens., de hoeveelheid vertragingstijd td. De uitgangssignalen INWIN en OUTWIN van dè D-type flip-flop 643 veranderen de logische toestanden daarvan bij de neergaande flank van het uitgangssignaal B van de vertragings-schakeling 642 in antwoord op de logische toestand van het uitgangs-40 signaal A van de "NOR" poort 641. Zoals getoond in FIG. 8 verandert 1 Ö 2 9 5 1 0 - 13 - het in-venster signaal INWIN van logisch "0" naar logisch "1" bij de neergaande flank van het signaal B wanneer de logische toestand van het uitgangssignaal A logisch "1" is. Het in-venster signaal INWIN • geeft aan dat de PLL schakeling het tweede werkingsgebied binnen-5 treedt, en dient voor het resetten van de teller 620.
' Wanneer het in-venster signaal INWIN in de logische, toestand "0" is, dan is het teller uitgangssignaal CNTO en het uit-venster signaal OUTWIN in de logische.. toestand "1". Dus het sluitdetectiesignaal LDTO .' is' in dé logische toestand "0”. De 10 sluitdetectieschakeling 600 genereert namelijk het : sluitdetectiesignaal LDTO iiiet .wanneer deze in dit gebied werkt.
Wannéér de synchronisatie. is . .uitgevoerd. wordt hét frequentie (of fase) . verschil tussen het referentiesig.naal SIN en het terugkoppelsignaal SFEED geleidelijk teruggebracht.
15 .Wanneer dienovereenkomstig de pulsbreedte van het opwaarts.' signaal SUP kleiner is dan de vertragingstijd td gegenereerd door de vertragingsschakeling 642, gaat het sluitvensterintree-signaal 640 over naar de logische toestand. "1". Wanneer het in-venster signaal INWIN in de logische toestand "1" is wordt de teller 620 niet gere-20 set. De teller 620 genereert het uitgangssignaal CNTO na een tijdspe-riode die overeenkomt met een aantal JK-type flip-flops 621 tot 628.. Wanneer het aantal JK-type flip-flops N is dan kan de tel tijd gegenereerd door de teller 620 2” maal-de periode, van het referentie-signaal SIN zijn, zoals getoond in FIG. 11. De JK-typë flip-flops 621 25 tot 628 kunnen functioneren als een T-type flip-flop aangezien een logische "1" wordt aangebracht op zowel de J. ingangsaansluiting als ‘ . de K ingangsaansluiting. .Wanneer het uitgangssignaal. CNTO van de teller 620 de logische "1” toestand wordt, gaat' de PLL schakeling het derde werkingsgebied GEBIED 3 binnen.
30 Zoals getoond in FIG. 9, wanneer· de vertragingsti jd td lang is ingesteld, gaat de PLL schakeling het tweede werkingsgebied GEBIED 2 snellèr binnen. Wanneer in tegenstelling daartoe, zoals getoond in FIG. 10, dé vértragingstijd kort is ingesteld gaat de PLL schakeling het tweede werkingsgebied GEBIED. 2 .langzamer binnen .
35 Verwijzend naar FIG. 12 komt de vergrendelingsschakeling over
een met de RS vergrendelingsschakeling omvattende twee "NOR" poorten die kruisgewijs gekoppeld zijn met élkaar. In FIG. 12 komt het teller uitgangssignaal CNTO overeen met een S ingang en het uit-venster signaal · OUTWIN komt overeen met een R ingang. De RS
1029510 - 14 - vergrendelingsschakeling werkt volgens een waarheidstabel die in FIG. 12 is getoond.
Wanneer het uit-venster signaal OUTWIN in de logische toestand "1" is en het teller uitgangssignaal CNTO in de logische toestand "0" 5 is, wordt de uitgang Q logisch "0". Wanneer voorts het uit-venster signaal OUTWIN in de logische toestand V0" is · en het telleruitgangssignaal CNTO in de logische toestand "1" is, wordt de uitgang . Q logisch "1". Het uitgangssignaal Q van de . vergrendelingsschakeling 660 is hier het sluitdetectiesignaal .LDTO..
10 FIG. 13 toont een golfvormschema dat de simulatieresultaten toont voor relevante signalen van de PLL. schakeling die in FIG. 6 is getoond wanneer de PLL schakeling werkt' in het eerste werkingsgebied.
FIG. 14 toont een golfvormschema dat de . simulatieresultaten toont voor relevante signalen van de PLL schakeling die in FIG. 6 is 15 getoond en die werkt in de eerste tot derde werkingsgebieden..
FIG. 15 toont een schema dat de simulatieresultaten toont voor het VOO ingangssignaal VCOI en het. sluitdetectiesignaal LDTO van de . PLL schakeling van FIG. 6.
De simulatieresultaten die in FIG. 13 tot 15 zijn getoond, zijn 20 resultaten wanneer een voorbeeld sluitdetector volgens de onderhavige uitvinding wordt aangebracht op de PLL schakeling voor een frequentie synthetiseerder. gebruikmakend van een niet-dode zone PFD. Aangezien de niet-dode zone PFD werd gebruikt, de periode waarin het opwaartse signaal SUP .en het neerwaartse signaal SDN’ tegelijkertijd in de 25 logische "1" toestand waren. . .
De simulatie werd uitgevoerd onder de condities dat de! vertra-gingstijd van de vertragingsschakeling. 642 in. de sluitvensterintree-detector. 640 ·8 ns was, de vertragingstijd van PFD .4 ns was, en de frequentie van het referentiesignaal 40 .MHz was.
30 Het. sluitvenster werd ingesteld op . 4 ns om de . stabiliteit te verzekeren en dè 128 teller die bestond uit zeven JK flip-flops werd gebruikt om de nauwkeurigheid te verzekeren. De tel tijd gegenereerd door de teller 620 was 128 x 25 ns = 3,2 ps. Wanneer de vertragingstijd "gegenereerd door de vertragingsschakeling 642 in de sluitvenster 35 intree detector 640 wordt.gereduceerd, dan kan het tijdspunt waarop de sluitdetector 600 het sluitdetectie signaal LDTO levert, laat zijn, maar het detectiesignaal LDTO' dat weergeeft wanneer de PLL schakeling de gesloten toestand binnengaat, wordt geleverd op een tijdstip waarop de PLL schakeling dichter komt bij de doelfrequentie.
1029510 - 15 -
Verwijzend naar FIG. 13, wanneer de PLL schakeling in het eerste werkingsgebied is GEBIED 1 is, is de pulsbreedte van het opwaarts signaal SUP relatief breed, terwijl de pulsbreedte van het neerwaartse signaal SDN relatief, smal is. Het' uitgangssignaal A van 5 de "NOR" poort 641 in de sluitvenster intree detector 640 heeft de logische.toestand "0", veel langer dan de vértragingstijd td gegenereerd door de.vertragingsschakeling 642. Het in-venster signaal INWIN behoudt derhalve de logische toestand "0". In.het eerste werkingsge- . bied GEBIED 1, verschijnen het opwaarts signaal SUP en het neerwaarts 10 signaal SDN niet beurtelings, maar het opwaarts signaal verschijnt ..gedurende het . grootste gedeelte van het eerste werkingsgebied GEBIED 1. Derhalve is de teller 620 in de niet vrijgegeven toestand.
Verwijzend naar FIG. 14 nadert de PLL schakeling het tweede werkingsgebied GEBIED 2, op het moment in tijd waarop het in-venster. .15 signaal INWIN dat geleverd wordt dor de sluitvenster intree detector 640 overgaat naar de logische toestand "1". Het sluitdetectie. signaal LDTO wordt gegenereerd na de tel tijd die wordt gegenereerd door de teller 620, terwijl de verschuiving tussen het referentiesignaal SIN en het terugkoppelsignaal SFEED in het sluitvenster is.
20 Zoals getoond in FIG. 15 wordt het. sluitdetectiesignaal LDTO
gegenereerd nadat het ingangssignaal VCOI van VCO (400 in FIG. 6) voldoende is gestabiliseerd, dat wil zeggen de fasesluiting. van de PLL schakeling voldoende is bereikt.'
Alhoewel deze uitvinding in het bijzonder is getoond en 25 beschreven met verwijzing naar voorkeursuitvoeringsvormen daarvan zal het duidelijk zijn voor de vakman dat verscheidene aanpassingen in vorm. en detail hierin kunnen worden uitgevoerd zonder .af te wijken van het doel en de beschermingsomvang van de uitvinding zoals bepaald door de.bijgaande conclusies.
. 30 1029510

Claims (33)

1. Sluitdetectieschakeling, omvattende: een sluitvensterïntree detectieschakeling die een status detecteert van een opwaarts signaal of een neerwaarts signaal dat gegenereerd wordt door een fase frequentie detector aan een voorflank van een vertraagd opwaarts signaal of een vertraagd neerwaarts signaal 5 voor het genereren van een sluitvenster intree detectiesignaal, waarbij het vertraagde opwaartse signaal of het vertraagde neerwaartse signaal is vertraagd met in hoofdzaak zoveel als een sluitvenster; en een sluitdetectie signaal genereerschakeling die een invoersignaal van een fasegesloten lusschakeling telt voor het genereren van een sluitdetectiesignaal wanneer het 10 sluitvenster intree detectiesignaal continu is vrijgegeven gedurende een tevoren bepaalde tijdsperiode.
2. Sluitdetectieschakeling volgens conclusie 1 waarbij de tevoren bepaalde tijdsperiode wordt geteld met behulp van een intree signaal van de fasegesloten 15 lusschakeling.
3. Sluitdetectieschakeling volgens conclusie 1 of 2 waarbij de sluitdetectie signaal genereerschakeling een teller omvat voor het bepalen van de tevoren bepaalde tijdsperiode en waarbij de teller geklokt wordt door een intree signaal van de fasegesloten lusschakeling. 20
4. Sluitdetectieschakeling volgens een van conclusies 1-3, waarbij het sluitvenster intree detectie signaal wordt vrijgegeven wanneer een pulsbreedte van het opwaartse signaal of het neerwaartse signaal het sluitvenster binnentreedt.
5. Sluitdetectieschakeling volgens een van conclusies 1-4, waarbij de sluitvenster 25 detectieschakeling omvat: een NOR poort die een logische "NOR" bewerking uitvoert op het opwaartse signaal en het neerwaartse signaal voor het genereren van een eerste signaal; een vertragingsschakeling die het eerste signaal vertraagt met een tevoren bepaalde tijdsperiode voor het genereren van een tweede signaal; en 30 een flip-flop die een status detecteert van het eerste signaal aan een voorflank van het tweede signaal voor het leveren van het sluitvensterintree detectiesignaal. 1029510
6. Sluitdetectieschakeling volgens conclusie 5, waarbij het sluitvenster is bepaald volgens een vertragingstijd die door de vertragingsschakeling wordt gegenereerd.
7. Sluitdetectieschakeling volgens conclusie 5 of 6, waarbij de flip-flop wordt bestuurd 5 bij een neergaande flank van het tweede signaal wanneer het eerste signaal in een logisch "hoge" toestand is.
8. Sluitdetectieschakeling volgens een van conclusies 1-7, waarbij de sluitdetectie signaal genereerschakeling omvat: 10 een eerste flip-flop die een uitgangssignaal genereert dat wordt gereset door het sluitdetectiesignaal en overgaat bij een voorflank van het ingangssignaal van de fasegesloten lusschakeling; en tweede tot n-de flip-flops die uitgangssignalen genereren die overgaan bij een voorflank van een omgekeerd uitgangssignaal van een naburige flip-flop, waarbij een 15 uitgangssignaal van de n-de fiip-fiop wordt verschaft als het sluitdetectie signaal.
9. Sluitdetectieschakeling volgens conclusie 8, waarbij het sluitdetectiesignaal wordt vrijgegeven wanneer een tijdsperiode die overeenkomt met 2n maal de periode van het ingangssignaal van de fasegesloten lusschakeling is verstreken na een eerste puls van het 20 ingangssignaal van de fasegesloten lusschakeling gedurende wanneer het sluitvenster intree detectie signaal wordt vrijgegeven.
10. Sluitdetectieschakeling volgens conclusie 8 of 9, waarbij elk van de flip-flops door het sluitvensterintree detectie signaal wordt gereset. 25
11. Sluitdetectieschakeling volgens een van conclusies 8-10, waarbij elk van de flipflops een JK-type flip-flop is met een J ingang en een K ingang, waarbij logisch 'T' wordt aangebracht op zowel de J ingang als de K ingang.
12. Sluitdetectieschakeling volgens een van conclusies 8-11, waarbij de sluitdetectiesignaal genereerschakeling verder een vergrendelingsschakeling omvat die het sluitdetectie signaal vergrendelt en uitvoert.
13. Sluitdetectieschakeling volgens een van conclusies 8-12, waarbij het sluitvenster 35 intree detectiesignaal omvat: een in-venstersignaal dat wordt vrijgegeven wanneer de pulsbreedte van het opwaartse signaal of het neerwaartse signaal in het sluitvenster is; en een uit-venster signaal dat wordt vrijgegeven wanneer de pulsbreedte van het opwaartse signaal of het neerwaartse signaal uit het sluitvenster is.
14. Sluitdetectieschakeling volgens conclusie 13, waarbij de sluitdetectie signaal 5 genereerschakeling verder een vergrendelingsschakeling omvat die wordt gezet in antwoord op het sluitdetectie signaal en die wordt gereset in antwoord op het uit-venster signaal.
15. Een fasegesloten lusschakeling, omvattende: een fase frequentie detector die een opwaarts signaal en een neerwaarts signaal 10 genereert die een faseverschil aangeven tussen een referentiesignaal en een terugkoppelsignaal; een ladingspomp die een gelijkspanningssignaal levert in antwoord op een status van het opwaartse signaal en het neerwaartse signaal; een lusfilter die het gelijkspanningssignaal integreert voor het genereren van een 15 geïntegreerd signaal; een spanningsgestuurde oscillator die een oscillatiesignaal genereert met een frequentie die varieert in overeenstemming met een gelijkspanningsniveau van het geïntegreerde signaal; een lusvensterintree detectieschakeling die een toestand van het opwaartse signaal 20 of het neerwaartse signaal aan een voorflank van een vertraagd opwaarts signaal of een vertraagd neerwaarts signaal detecteert voor het genereren van een sluitvenster intree detectiesignaal, waarbij het vertraagde opwaartse signaal of het vertraagde neerwaartse signaal is vertraagd met in hoofdzaak zoveel als een sluitvenster; en een sluitdetectiesignaal genereerschakeling die een ingangssignaal van de 25 fasegesloten lusschakeling telt voor het genereren van een sluitdetectiesignaal wanneer het sluitvenster intree detectiesignaal continu is vrijgegeven gedurende een tevoren bepaalde tijdsperiode.
16. Fasegesloten lusschakeling volgens conclusie 15 waarbij de tevoren bepaalde 30 tijdsperiode wordt geteld met behulp van het referentie signaal van de fasegesloten lusschakeling.
17. Fasegesloten lusschakeling volgens conclusie 15 of 16 waarbij de sluitdetectie signaal genereerschakeling een teller omvat voor het bepalen van de tevoren bepaalde 35 tijdsperiode en waarbij de teller geklokt wordt door het referentie signaal van de fasegesloten lusschakeling.
18. Fasegesloten lusschakeling volgens een van conclusies 15-17, verder omvattende een frequentiedeler die een laag frequent terugkoppelsignaal genereert op de basis van een uitgangssignaal van de spanningsgestuurde oscillator. 5
19. Fasegesloten lusschakeling volgens een van conclusies 15-18, waarbij het sluitvensterintree detectiesignaal wordt vrijgegeven wanneer een pulsbreedte van het opwaartse signaal of het neerwaartse signaal het sluitvenster binnen treedt.
20. Fasegesloten lusschakeling volgens een van conclusies 15-19, waarbij de sluitvensterintree detectieschakeling omvat: een NOR poort die een logische "NOR" handeling uitvoert op het opwaartse signaal en het neerwaartse signaal voor het genereren van een eerste signaal; een vertragingsschakeling die het eerste signaal vertraagt met een tevoren bepaalde 15 tijdsperiode voor het genereren van een tweede signaal; en een flip-flop die een status detecteert van het eerste signaal bij een voorflank van het tweede signaal.
21. Fasegesloten lusschakeling volgens conclusie 20, waarbij het sluitvenster wordt 20 bepaald volgens een vertragingstijd die gegenereerd wordt door de vertragingsschakeling.
22. Fasegesloten lusschakeling volgens conclusie 20 of 21, waarbij de flip-flop wordt bestuurd bij een neergaande flank van het tweede signaal wanneer het eerste signaal in een logisch "hoge" toestand is. 25
23. Fasegesloten lusschakeling volgens een van conclusies 15-22, waarbij de sluitdetectiesignaal genereerschakeling omvat: een eerste flip-flop die een uitgangssignaal genereert, die wordt gereset door het sluitdetectiesignaal, en overgaat bij een voorflank van het ingangssignaal van de 30 fasengesloten lusschakeling; en een tweede tot n-de flip-flops die uitgangssignalen genereren die overgaan bij een voorflank van een geïnverteerd uitgangssignaal van een naburige voorgaande flip-flop, waarbij een uitgangssignaal van de n-de flip-flop wordt verschaft als het sluitdetectiesignaal.
24. Fasegesloten lusschakeling volgens conclusie 23, waarbij het sluitdetectiesignaal wordt vrijgegeven wanneer een tijdsperiode die overeenkomt met 2n maal de periode van het ingangssignaal van de fasegesloten lusschakeling is verlopen na een eerste puls van het ingangssignaal van de fase gesloten lusschakeling gedurende wanneer het sluitvensterintree detectiesignaal is vrijgegeven.
25. Fasegesloten lusschakeling volgens conclusie 23 of 24, waarbij elk van de flip- 5 flops wordt gereset door het sluitvensterintree detectiesignaal.
26. Fasegesloten lusschakeling volgens een van conclusies 23-25, waarbij elk van de flip-flops een JK type flip-flop is met een J ingang en een K ingang, waarbij logisch 'T wordt aangebracht op zowel de J ingang als de K ingang. 10
27. Fasegesloten lusschakeling volgens een van conclusies 23-26, waarbij de sluitdetectiesignaal genereerschakeling verder een vergrendelingsschakeling omvat die het sluitdetectiesignaal vergrendelt en uitvoert.
28. Fasegesloten lusschakeling volgens een van conclusies 23-27, waarbij het sluitvensterintree detectiesignaal omvat: een in-venster signaal dat wordt vrijgegeven wanneer de pulsbreedte van het opwaartse signaal of het neerwaartse signaal in het sluitvenster is; en een uit-venster signaal dat wordt vrijgegeven wanneer de pulsbreedte van het 20 opwaartse signaal of het neerwaartse signaal uit het sluitventer is.
29. Fasegesloten lusschakeling volgens conclusie 28, waarbij de sluitdetectiesignaal genereerschakeling verder een vergrendelingsschakeling omvat die wordt geset in antwoord op het sluitdetectiesignaal en die wordt gereset in antwoord op het uit-venstersignaal. 25
30. Een sluitdetectiewerkwijzé van een fasegesloten lusschakeling, omvattende: het detecteren van een status van een opwaarts signaal of een neerwaarts signaal dat gegenereerd wordt door een fasesequentiedetector aan een voorflank van een vertraagd opwaarts signaal of het vertraagde neerwaartse signaal voor het genereren van een 30 lusvensterintree detectiesignaal, waarbij het vertraagde opwaartse signaal of het vertraagde neerwaartse signaal in hoofdzaak is vertraagd met zoveel als een sluitvenster; en het tellen van een ingangssignaal van een fasegesloten lusschakeling voor het genereren van een sluitdetectiesignaal wanneer het sluitvensterintree detectiesignaal continu is vrijgegeven gedurende een tevoren bepaalde tijdsperiode. 35
31. Sluitdetectiewerkwijze van een fasegesloten lusschakeling volgens conclusie 30, waarbij het sluitvensterintree detectiesignaal wordt vrijgegeven wanneer een pulsbreedte van het opwaartse signaal of het neerwaartse signaal het sluitvenster binnentreedt.
32. Sluitdetectiewerkwijze van een fasegesloten lusschakeling volgens conclusie 30 of 31, waarbij het sluitvensterintree detectiesignaal wordt gegenereerd door: het uitvoeren van een logische "NOR" bewerking op het opwaartse signaal en het neerwaartse signaal voor het genereren van een eerste signaal; het vertragen van het eerste signaal met een tevoren bepaalde tijdsperiode voor het 10 genereren van een tweede signaal; en het detecteren van een status van het eerste signaal bij een voorflank van het tweede signaal voor het leveren van het sluitvensterintree detectiesignaal.
33. Sluitdetectiewerkwijze van een fasegesloten lusschakeling volgens conclusie 32, 15 waarbij het sluitvenster wordt bepaald volgens een vertragingstijd tussen het eerste signaal en het tweede signaal. 1029510
NL1029510A 2004-07-27 2005-07-13 Schakelingen en werkwijzen voor het detecteren van het sluiten van een fase. NL1029510C2 (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040058592A KR100630342B1 (ko) 2004-07-27 2004-07-27 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법
KR20040058592 2004-07-27

Publications (2)

Publication Number Publication Date
NL1029510A1 NL1029510A1 (nl) 2006-01-30
NL1029510C2 true NL1029510C2 (nl) 2007-10-16

Family

ID=36121559

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1029510A NL1029510C2 (nl) 2004-07-27 2005-07-13 Schakelingen en werkwijzen voor het detecteren van het sluiten van een fase.

Country Status (4)

Country Link
US (1) US7183861B2 (nl)
KR (1) KR100630342B1 (nl)
CN (1) CN1728558B (nl)
NL (1) NL1029510C2 (nl)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404099B2 (en) * 2004-08-13 2008-07-22 Intel Corporation Phase-locked loop having dynamically adjustable up/down pulse widths
KR100878259B1 (ko) * 2007-04-10 2009-01-13 삼성전자주식회사 위상 검출기, 이를 포함하는 지연 고정 루프 및 이를구동하는 방법
KR101264729B1 (ko) * 2009-12-31 2013-05-15 엘지디스플레이 주식회사 위상 동기 루프의 지터 검출 방법 및 장치
KR101631164B1 (ko) * 2010-03-18 2016-06-16 삼성전자주식회사 위상 동기 루프 회로, 락 검출 방법 및 이를 포함한 시스템
TWI390853B (zh) * 2010-04-16 2013-03-21 Novatek Microelectronics Corp 鎖住偵測器與其方法,與應用其之鎖相迴路
US9166604B2 (en) * 2012-04-25 2015-10-20 Infineon Technologies Ag Timing monitor for PLL
US9577650B2 (en) * 2013-02-22 2017-02-21 Microchip Technology Incorporated Phase lock loop lock indicator
US9252788B1 (en) 2014-09-11 2016-02-02 International Business Machines Corporation Phase error detection in phase lock loop and delay lock loop devices
KR101645281B1 (ko) 2015-01-21 2016-08-05 (주)에프씨아이 분수형 주파수 합성기에 적합한 락 디텍팅 장치 및 방법
KR102432800B1 (ko) * 2017-11-20 2022-08-17 에스케이하이닉스 주식회사 피드백 시스템 및 그 동작 방법
CN109450441B (zh) * 2018-12-27 2023-02-03 上海华力集成电路制造有限公司 锁定检测电路及其构成的锁相环
US11133807B2 (en) * 2019-06-24 2021-09-28 Texas Instruments Incorporated Phase-locked loop slip detector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002052728A2 (en) * 2000-12-22 2002-07-04 Atheros Communications, Inc. Synthesizer with lock detector, lock algorithm, extended range vco, and a simplified dual modulus divider

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668917A (en) * 1984-01-03 1987-05-26 Motorola, Inc. Phase comparator for use with a digital phase locked loop or other phase sensitive device
KR930007239B1 (ko) 1990-12-31 1993-08-04 한국전기통신공사 중계선 제어 이중화를 위한 시동 과정에서의 상태 점검방법
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
KR950002376B1 (ko) 1993-01-14 1995-03-17 효성기계공업주식회사 방향지시 및 비상경보장치
JPH0936735A (ja) 1995-07-18 1997-02-07 Toshiba Corp ロックはずれ検出回路
KR100284780B1 (ko) 1998-04-20 2001-03-15 윤종용 위상 동기 루프 회로의 위상 락 검출 회로
KR100346838B1 (ko) 2000-09-21 2002-08-03 삼성전자 주식회사 Pll 락 검출기회로 및 락 검출방법
KR20020042161A (ko) 2000-11-30 2002-06-05 박종섭 피엘엘(pll) 회로의 록 검출 회로
JP4545985B2 (ja) 2001-05-17 2010-09-15 ルネサスエレクトロニクス株式会社 ロック検出回路および位相同期ループ回路
KR100549868B1 (ko) 2003-10-07 2006-02-06 삼성전자주식회사 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002052728A2 (en) * 2000-12-22 2002-07-04 Atheros Communications, Inc. Synthesizer with lock detector, lock algorithm, extended range vco, and a simplified dual modulus divider

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHARASKA J: "A DIGITAL METHOD OF CONTROLLING ADAPT MODE AND DETECTING PHASE LOCK IN A FREQUENCY SYNTHESIZER", MOTOROLA TECHNICAL DEVELOPMENTS, MOTOROLA INC. SCHAUMBURG, ILLINOIS, US, vol. 38, June 1999 (1999-06-01), pages 7 - 9, XP000906012, ISSN: 0887-5286 *

Also Published As

Publication number Publication date
KR100630342B1 (ko) 2006-09-29
NL1029510A1 (nl) 2006-01-30
US7183861B2 (en) 2007-02-27
CN1728558B (zh) 2010-08-25
KR20060010032A (ko) 2006-02-02
US20060022757A1 (en) 2006-02-02
CN1728558A (zh) 2006-02-01

Similar Documents

Publication Publication Date Title
NL1029510C2 (nl) Schakelingen en werkwijzen voor het detecteren van het sluiten van een fase.
US7116145B2 (en) Phase-locked loop circuit having phase lock detection function and method for detecting phase lock thereof
US5909130A (en) Digital lock detector for phase-locked loop
US5278520A (en) Phase lock detection in a phase lock loop
US7759990B2 (en) Clock switching circuit
US7084681B2 (en) PLL lock detection circuit using edge detection and a state machine
US20060290394A1 (en) Jitter-resistive delay lock loop circuit for locking delayed clock and method thereof
US8798223B2 (en) Clock and data recovery unit without an external reference clock
US6285219B1 (en) Dual mode phase and frequency detector
TWI390853B (zh) 鎖住偵測器與其方法,與應用其之鎖相迴路
KR100849211B1 (ko) 락 감지부를 구비하는 주파수 조절기 및 주파수 조절 방법
JP2005198339A (ja) 位相ロック・ループにおけるプログラム可能周波数分周器
US5966033A (en) Low ripple phase detector
US6670834B1 (en) Digital lock detect for dithering phase lock loops
US6538517B2 (en) Frequency phase detector for differentiating frequencies having small phase differences
US20020175769A1 (en) Variable lock window for a phase locked loop
US20070035338A1 (en) Symmetric D flip-flop and phase frequency detector including the same
US20230006681A1 (en) Phase-locked loop slip detector
US6970020B1 (en) Half-rate linear quardrature phase detector for clock recovery
US6229357B1 (en) Frequency divider and method
CN107579736B (zh) 混合锁定检测器
KR20080077515A (ko) 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로
JP2008541685A (ja) 到達時間同期ループ
JPH11317729A (ja) クロックデータリカバリ回路
US7274764B2 (en) Phase detector system with asynchronous output override

Legal Events

Date Code Title Description
AD1A A request for search or an international type search has been filed
RD2N Patents in respect of which a decision has been taken or a report has been made (novelty report)

Effective date: 20070614

PD2B A search report has been drawn up