KR980011684A - 독립된 정렬 키(Align Key)를 이용한 반도체 집적회로의 제조 방법 - Google Patents

Abstract

본 발명은 독립된 정렬 키(Align Key)를 이용한 이중 웰(Twin Well) 구조의 반도체 집적회로 제조 방법에 곤한 것으로서, 반도체 집적회로의 집적도가 높아지면서 소자의 크기는 줄어들고 그 제조 공정은 점점 미세화, 복잡화됨에 따라서, 보다 양호한 정렬 특성을 확보하고, 웰 단차를 극복함으로써 웰 경계면 접촉(Well Boundary Contact)의 문제를 해결하기 위하여, 웰 영역이 형성되기 전에 반도체 기판 상에 독립된 정렬 키를 형성하고 이후의 웰 형상을 비롯한 모든 공정에서 동일한 정렬 키에 의한 정렬을 이루고, 웰 단차를 제거함으로써 설계상의 제한을 완화하기 위한 것이다.

Description

독립된 정렬 키(Align Key)를 이용한 반도체 집적회로의 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

독립된 정렬 키(Align Key)를 이용한 구조의 반도체 집적회로의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 집적회로를 제조함에 있어서 독립된 정렬 키를 형성함으로써 웰 형성시 단차를 없앨 수 있고, 독립적인 정렬 키를 사용함으로써 양호한 정렬 특성을 확보할 수 있는 반도체 집적회로의 제조 방법에 관한 것이다.

반도체 집적회로의 집적도가 높아지면서 소자의 크기가 줄어드는(Scaling Down) 과정이 진행됨에 따라 그 제조 공정도 점점 미세화, 복잡화되고 있다. 그에 따라 보다 양호한 정렬 특성을 확보하고, 또한 웰 단차를 극복하므로써 엘 경계면 접촉(Well Boundary Contact)의 문제를 해결하여 설계상의 문제점을 극복할 수 있는 방안이 요청되고 있다.

즉, 종래의 공정에서는 제 1 산화막의 두께만큼의 웰 단차가 생기게 된다. 이 웰 단차는 액티브 층(Active Layer)의 정렬을 위해서는 필수적으로 요구되는 N-웰 키의 형성에 필요한 최소한의 단차이나, 이로 인하여 웰 경계면 접촉의 불량을 초래할 우려가 있기 때문에 설계상 웰 경계면 접촉의 사용을 금지하고 있다.

이하, 도면을 참조하여 종래의 반도체 집적회로의 제조 공정에서 웰 단차가 생기는 과정을 설명하고자 한다.

제5도는 종래 기술의 실시예에 따른 단차가 있는 웰 영역이 형성된 단면도이다.

제5도를 참조하면, 종래의 반도체 집적회로 제조 공정에서는 제5도의 “d”와 가타은 웰 단차가 생긴다. 이와 같은 웰 단차가 생기는 과정을 제조 공정의 흐름을 따라 살펴보면, 우선 실리콘 기판에 제 1 산화막(12)이 약 1000Å의 두께로 형성되고, 붕소(B)와 같은 이온을 전면 주입함으로써 P-웰(14)이 형성된다. 그리고 포토 레지스트(Photo Resist)를 마스크로 하여 상기 제 1 산화막(12)이 습식 식각되고, 인(P)과 같은 이온을 주입함으로써 N-웰(16)이 형성된다. 이와 같은 이온 주입에 의하여 형성된 웰의 깊이는 대략 1㎛ 내지 1.5㎛이다. 이어서 상기 포토 레지스트가 제거되고 N-웰 상부에 제 2 산화막이 약 2000Å의 두께로 형성된 후, 약 1150℃의 온도에서 10시가 ㄴ내지 36시간 동안 웰 드라인브-인(Drive-in) 과정을 거친다. 웰 드라이브-인이 완료되고 상기 제 2 산화막이 습식 식각되면 제5도와 같은 형태를 얻는다. 이때의 웰 깊이는 4㎛ 내지 5㎛이고, 약 800Å의 웰 단차(d)가 형성된다.

따라서 본 발명의 목적은 웰 단차를 제거함으로써 설계상의 제한을 완화하고, 하나의 독립된 정렬 키에 모든 공정상의 층을 정렬함으로써 정렬 불량에 따른 문제점을 대폭 개선할 수 있는, 독립된 정렬 키를 이용한 반도체 집적회로의 제조 방법을 제공하는데 있다.

제1도는 본 발명의 실시에에 따른 독립적인 정렬 키 형성 단계를 나타내는 단면도.

제2도 내지 제4도는 제1도에 도시된 정렬 키를 이용하여 웰 영역이 형성되는 공정의 흐름을 나타내는 단면도.

제5도는 종래 기술의 실시예에 따른 단차가 있는 웰 영역이 형성된 단면도.

* 도면의 주요 부분에 대한 부호의 설명

10:반도체 기판(Substrate) 12:산화막(Oxide)

14:P-웰(Well) 영역 16:N-웰 영역

18:포토 레지스트(Photo Resist)

상기 목적을 달성하기 위하여, (a) 반도체 기판상에 포토 레지스트가 도포되고 노광 및 현상이 이루어진 다음, 상기 포토 레지스트를 마스크로 하여 상기 반도체 기판이 식각되며, 상기 포토 레지스트가 제거되어 정렬키가 형성되는 단계; (b) 상기 정렬 키를 이용하여 상기 반도체 기판의 상부면에 산화막이 형성되고, 상기 P-웰 영역이 전면 이온 주입에 의하여 상기 반도체 기판 상에 형성되며, N-웰 영역이 포토 레지스트를 마스크로한 이온 주입에 의하여 상기 P-웰 영역의 일부에 형성된 다음, 상기 포토 레지스트가 제거되고, 상기 산화막이 습식 식각되며, 웰 드라이브-인이 이루어지는 단계; (c) 상기와 같이 이중 웰이 형성된 후, 상기 이중 웰 영역에 반도체 소자가 형성되고, 상기 반도체 소자간의 전기적으로 접속하는 금속 배선층 및 상기 금속 배선층과 반도체 소자간을 절연하는 층간 절연막이 형성되는 일련의 공정이 상기 정렬 키를 이용하여 진행되는 단계;를 포함하는 독립적인 정렬 키를 이용한 반도체 집적회로의 제조 방법을 제공한다.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

제1도는 본 발명의 실시예에 따른 독립적인 정렬 키 형성 단계를 나타내는 단면도이다.

제2도 내지 제4도는 제1도에 도시된 정렬 키를 이용하여 웰 영역이 형성되는 공정의 흐름을 나타내는 단면도이다.

제1도는 참조하면, 먼저 반도체 기판(10; Substrate) 상에 포토 레지스트(18)가 도포되고 노광 및 현상이 이루어진 다음, 상기 포토 레지스트(18)를 마스크로 하여 상기 반도체 기판(10)이 식각된다. 이어서 상기 포토 레지스트(18)가 제거되면 본 발명의 정렬 키가 형성된다. 이와 같이 형성된 정렬 키는 이후에 이어지는 이중 웰(Twin Well) 형성 과정에서 뿐만 아니라 모든 공정에서 일관된 정렬 키로 사용된다.

제2도 내지 제4도를 참조하여 상기 정렬 키를 이용한 이중 웰 형성 과정을 설명하면 다음과 같다.

상기 정렬 키를 이용하여 상기 반도체 기판(10)의 상부면에 산화막(12)이 형성되고, 상기 P-웰 영역(14)이 붕소(B)와 가타은 이온의 전면 주입에 의하여 상기 반도체기판(10) 상에 형성된다. 이와 같이 반도체 기판(10)의 전면에 P-웰 영역 (14)이 형성된 후, 상기 산화막(12)의 상부에 포토레지스트(18)가 도포되고 N-웰 영역(16)이 형성될 부분이 식각된다. 그리고 나서 상기 포토 레지스트(18)를 마스크로 하여 인(P)과 같은 이온이 이온 주입되면, 상기 P-웰 영역의 일부에 N-웰 영역(16)이 형성된다. 이어서 상기 포토 레지스트(18)가 제거되고, 상기 산화막(12)이 습식 식각되며, 웰 드라이브-인이 이루어진다.

상기와 같은 이중 웰이 형성된 후, 상기 이중 웰 영역(14, 16)에 반도체 소자가 형성되고 상기 반도체 소자간을 전기적으로 접속하는 금속 배선층 및 상기 금속 배선층과 반도체 소자간을 절연하는 층간 절연막이 형성되는 일련의 공정이 상기 정렬 키를 이용하여 진행된다. 이와 같은 일련의 공정은 통상적으로 이해되는 부분이므로 도면에의 도시 및 상세한 설명을 생략한다.

이상에서 살펴본 바와 같이 본 발명에 의한 방법에 따르면, 웰 영역이 형성되기전에 독립된 정렬키가 형성됨으로써 이후의 웰 형성을 비롯한 모든 공정에서 동일한 정렬키에 의한 정렬을 이룰 수 있고, 또한 웰 단차가 제거됨으로써 설계상의 제한이 완화되는 이점(利點)이 있다.

Claims (1)

1. (a) 반도체 기판상에 포토 레지스트가 도포되고 노광 및 현상이 이루어진 다음, 상기 포토 레지스트를 마스크로 하여 상기 반도체 기판이 식각되며, 상기 포토 레지스트가 제거되어 정렬키가 형성되는 단계; (b) 상기 정렬 키를 이용하여 상기 반도체 기판의 상부면에 산화막이 형성되고, 상기 P-웰 영역이 전면 이온 주입에 의하여 상기 반도체 기판 상에 형성되며, N-웰 영역이 포토 레지스트를 마스크로한 이온 주입에 의하여 상기 P-웰 영역의 일부에 형성된 다음, 상기 포토 레지스트가 제거되고, 상기 산화막이 습식 식각되며, 웰 드라이브-인이 이루어지는 단계; (c) 상기와 같이 이중 웰이 형성된 후, 상기 이중 웰 영역에 반도체 소자가 형성되고, 상기 반도체 소자간의 전기적으로 접속하는 금속 배선층 및 상기 금속 배선층과 반도체 소자간을 절연하는 층간 절연막이 형성되는 일련의 공정이 상기 정렬 키를 이용하여 진행되는 단계;를 포함하는 독립적인 정렬 키를 이용한 반도체 집적회로의 제조 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.