KR980006878A - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼 Download PDF

Info

Publication number
KR980006878A
KR980006878A KR1019960024094A KR19960024094A KR980006878A KR 980006878 A KR980006878 A KR 980006878A KR 1019960024094 A KR1019960024094 A KR 1019960024094A KR 19960024094 A KR19960024094 A KR 19960024094A KR 980006878 A KR980006878 A KR 980006878A
Authority
KR
South Korea
Prior art keywords
data
output
signal
power supply
unit
Prior art date
Application number
KR1019960024094A
Other languages
English (en)
Other versions
KR100236064B1 (ko
Inventor
조진희
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960024094A priority Critical patent/KR100236064B1/ko
Publication of KR980006878A publication Critical patent/KR980006878A/ko
Application granted granted Critical
Publication of KR100236064B1 publication Critical patent/KR100236064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 출력 데이타(Dout)단의 드라이빙(Driving)능력을 개선하여 출력 데이타(Dout)의 출력레벨(VOH)특성을 좋게 함으로써 저전압에서 출력 데이타(Dout)의 속도를 빠르게 하는 데이타 출력버퍼를 제공하는 데 그 목적이 있다. 이와 같은 목적을 달성하기 위한 본 발명의 데이타 출력버퍼는 데이타(D)와 데이타 인에이블 신호(DE)를 논리곱 연산하여 일정시간 지연시킨뒤 제 1 풀업신호(PU1)를 출력하는 제 1 입력 버퍼부와, 반전 데이타(DB)와 데이타 인에이블 신호(DE)를 논리곱 연산하여 일정시간 지연시킨뒤 제 1 풀다운 신호(PD1)를 출력하는 제2 입력 버퍼부와, 상기 제1,제2 입력 버퍼부에서 출력하는 제1 풀업, 풀다운 신호(PU1)(PD1)에 의해 최종적으로 이하인가를 검출하는 전원전압 검출부와, 상기 전원전압 검출부 및 데이타(D),데이타 인에이블신호(DE), 반전 데이타(DB)의 신호를 논리연산하여 상기 전원 전압이 일정레벨 이하이면 상기 출력부의 출력 데이타를 보상해 주는 출력보상부를 포함하여 구성됨에 그 특징이 있다.

Description

데이타 출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 데이타 출력버퍼의 회로도.
제4도는 본 발명의 데이타 출력버퍼의 동작 타이밍도.
제5도는 본 발명의 VCC에 따른 Va의 특성곡선도.

Claims (8)

  1. 데이타와 데이타 인에이블 신호를 논리곱 연산하여 일정시간 지연시킨뒤 제 1 풀업신호를 출력하는 제 1 입력 버퍼부와; 반전 데이타와 데이타 인에이블 신호를 논리곱 연산하여 일정시간 지연시킨뒤 제 1 풀다운 신호를 출력하는 제2 입력 버퍼부와; 상기 제1,제2 입력 버퍼부에서 출력되는 제1 풀업, 풀다운 신호에 의해 최종적으로 데이타를 출력하는 출력부; 전원전압 기준전압 이상인가 이하인가를 검출하여 출력하는 전원전압 검출부와, 그리고 상기 전원전압 검출부 및 데이타, 반전데이타, 데이타 인에이블신호의 신호를 논리곱 연산하여 상기 전원전압이 기준레벨 이하이면 상기 출력부의 출력 데이타를 보상해 주는 출력보상부를 포함하여 구성됨을 특징으로 하는 데이타 출력버퍼.
  2. 제 1 항에 있어서, 출력 보상부는 데이타와 데이타 인에이블 신호 및 전원전압 검출부의 신호를 논리곱 연산하여 일정시간 지연시킨뒤 제 2 풀업신호를 출력하는 제 3 입력 버퍼부; 반전 데이타와 데이타 인에이블 신호 및 전원전압 검출부의 신호를 논리곱 연산하여 일정시간 지연시킨뒤 제 2 풀다운 신호를 출력하는 제 4 입력 버퍼부; 그리고 상기 제3, 제4 입력 버퍼부에서 출력되는 제 2풀업, 풀다운 신호에 의해 보상 데이타를 상기 출력부에 출력하는 출력부를 포함하여 구성됨을 특징으로 하는 데이타 출력 버퍼.
  3. 제2항에 있어서, 제 3 입력 버퍼부는 데이타와 데이타 인에이블 신호 및 전원 검출부의 출력신호를 논리곱 연산하여 반전 출력하는 NAND 게이트와, 상기 NAND게이트의 출력을 반전시키는 인버터로 구성되는 것을 특징으로 하는 데이타 출력버퍼.
  4. 제2항에 있어서, 제 4 입력 버퍼부는 반전 데이타와 데이타 인에이블 신호 및 전원 검출부의 출력신호를 논리곱 연산하여 반전 출력하는 NAND게이트와, 상기 NAND게이트의 출력을 반전시키는 인버터로 구성되는 것을 특징으로 하는 데이타 출력버퍼.
  5. 제2항에 있어서, 보상 출렬부는 출력 데이타를 하이로 구동해 주는 제 2 풀업 N-모스트랜지스터와, 상기 출력데이타를 로우로 구동해 주는 제2풀다운 N-모스트랜지스터로 구성되는 것을 특징으로 하는 데이타 출력버퍼.
  6. 제 1항에 있어서, 전원전압 검출부는 전원전압 접지단 사이에 연결된 제1,제2,제3,제4,제5 N-모스트랜지스터와, 반전 인에이블 신호를 반전시켜 상기 제1N-모스트랜지스터게이트에 인가하는 트랜지스터와, 상기 제1,제2,제3,제4N-모스트랜지스터를 통해 전원전압을 입력하고 상기 반전 인에이블 신호를 입력하여 논리합 연산하고 반전시켜 출력 보상부로 출력하는 NOR게이트로 구성되는 것을 특징으로 하는 데이타 출력버퍼.
  7. 제 6항에 있어서, 제2,제3,제4,제5N-모스트랜지스터는 소오스와 게이트가 서로 연결됨을 것을 특징으로 하는 데이타 출력버퍼.
  8. 제6항에 있어서, 제5N-모스트랜지스터는 전원전압의 기준레벨에 상응하는 문턱전압을 갖는 것을 특징으로 하는 데이타 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024094A 1996-06-26 1996-06-26 데이타 출력버퍼 KR100236064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024094A KR100236064B1 (ko) 1996-06-26 1996-06-26 데이타 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024094A KR100236064B1 (ko) 1996-06-26 1996-06-26 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR980006878A true KR980006878A (ko) 1998-03-30
KR100236064B1 KR100236064B1 (ko) 1999-12-15

Family

ID=19463618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024094A KR100236064B1 (ko) 1996-06-26 1996-06-26 데이타 출력버퍼

Country Status (1)

Country Link
KR (1) KR100236064B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429890B1 (ko) * 2002-07-24 2004-05-03 삼성전자주식회사 데이터 신호의 스큐를 개선하는 데이터 출력 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429890B1 (ko) * 2002-07-24 2004-05-03 삼성전자주식회사 데이터 신호의 스큐를 개선하는 데이터 출력 회로

Also Published As

Publication number Publication date
KR100236064B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
JP3820559B2 (ja) 半導体装置のモードレジスターセット回路
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR970055474A (ko) 프리차지회로를 내장한 씨모스(cmos) 출력회로
KR970063273A (ko) 반도체 메모리의 번인 감지 회로
US5045722A (en) Output buffer preconditioning circuit
KR960009408A (ko) 노이즈 감소 출력 버퍼
US5065054A (en) Input buffer with noise filter for eliminating short-pulse-width noise
US5898315A (en) Output buffer circuit and method having improved access
KR940025178A (ko) 데이터 출력회로
KR980006878A (ko) 데이타 출력버퍼
US5689200A (en) High speed glitch-free transition detection circuit with disable control
KR100422821B1 (ko) 출력 버퍼 장치
KR910017422A (ko) 데이타 버스에 대한 개선된 제어기능을 갖춘 반도체 메모리 장치
KR100468758B1 (ko) 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로
KR970019061A (ko) 데이타 출력버퍼
KR0179913B1 (ko) 출력 인에이블 신호 발생 회로
KR100313519B1 (ko) 출력 버퍼 제어 회로
KR0177775B1 (ko) 반도체 메모리 장치의 입출력 드라이버
KR970013728A (ko) 데이타 출력버퍼
KR100232207B1 (ko) 데이타 출력버퍼
KR970013802A (ko) 출력 버퍼 회로
KR960043516A (ko) 고속 데이타 출력 버퍼
KR19980058473A (ko) 반도체 메모리소자의 출력버퍼회로
KR960043519A (ko) 잡음을 억제시키는 출력 버퍼
KR940003399Y1 (ko) 어드레스 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960626

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960626

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980929

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990325

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990816

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120809