KR980006840A - 클럭 지연발생기 - Google Patents
클럭 지연발생기 Download PDFInfo
- Publication number
- KR980006840A KR980006840A KR1019960020082A KR19960020082A KR980006840A KR 980006840 A KR980006840 A KR 980006840A KR 1019960020082 A KR1019960020082 A KR 1019960020082A KR 19960020082 A KR19960020082 A KR 19960020082A KR 980006840 A KR980006840 A KR 980006840A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- node
- oscillator
- current
- charging
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 칩 사이즈를 최소화시키고 클럭의 지연시간을 조절할 수 있는 클럭지연발생기에 관한 것으로서, 특히 입력 클럭신호에 대응하여 소정의 삼각파형을 발생하는 오실레이터수단; 상기 오실레이터의 출력신호를 충전하는 충전수단; 상기 충전수단에 충전된 전압을 방전하는 방전제어수단; 상기 오실레이터의 출력신호와 기준전압을 비교하여 소정의 전압신호를 출력하는 비교수단; 상기 비교수단의 출력신호를 랫치하고 출력하는 랫치수단; 및 상기 랫치수단의 출력신호에 응답하여 클럭신호를 출력하는 출력수단을 구비하는 것을 특징으로 한다. 따라서, 본 발명에서는 클럭지연 주기를 전류원이나 비교전압의 조정으로 간단히 조절할 수 있으므로 클럭 지연 주기의 변화와 클럭의 롱-타임 지연에 따른 부수적인 회로의 추가와, 레이아웃의 변경과, 칩 사이즈의 증가를 제거한 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 클럭지연발생기를 나타낸 회로도.
Claims (7)
- 입력 클럭신호에 대응하여 소정의 삼각파형을 발생하는 오실레이터수단; 상기 오실레이터의 출력신호를 충전하는 충전수단; 상기 충전수단에 충전된 전압을 방전하는 방전제어수단; 상기 오실레이터의 출력신호와 기준전압을 비교하여 소정의 전압신호를 출력하는 비교기수단; 상기 비교기의 출력신호를 랫치하고 출력하는 랫치수단; 및 상기 랫치수단의 출력신호에 응답하여 클럭신호를 출려하는 출력수단을 구비하는 것을 특징으로 하는 클럭지연발생기.
- 제 1 항에 있어서, 상기 오실레이터는 제 1 전류원 통로와 제 2 전류원 통로에 동일한 전류량을 흐르게 하는 전류미러순다; 제 1 노드와 접지전압 사이에 전류통로가 형성되고 클럭신호의 입력에 응답하여 제 2 노드의 충전수단에 공급되는 전압량을 제어하는 충전제어수단; 및 상기 외부전원전압과 제 2 노드 사이에 연결되고 상기 제 2 노드의 충전수단에 전류를 공급한느 제 2 전류원을 구비하는 것을 특징으로 하는 클럭지연발생기.
- 제 1 항에 있어서, 상기 충전수단은 상기 제 2 노드와 접지전압 사이에 연결되고 상기 오실레이터의 출력 전압을 충전하는 커패시터인 것을 특징으로 하는 클럭지연발생기.
- 제 1 항에 있어서, 상기 방전제어수단은 상기 제 2 노드와 접지전압 사이에 전류통로를 형성하고 상기 랫치수단의 출력전압에 응답하는 엔-모스 트랜지스터인 것을 특징으로 하는 클럭지연발생기.
- 제 1 항에 있어서, 상기 출력수단은 앤드게이트인 것을 특징으로 하는 클럭지연발생기.
- 제 2 항에 있어서, 상기 전류미러수단은 외부전원전압과 제 1 노드 사이에 연결되어 제 2 전류통로의 전류량을 제어하는 제 1 전류원; 상기 제 1 전류원과 접지전압 사이에 전류통로를 형성하고 드레인단과 게이트단이 연결된 제 1 노드의 전압레벨에 응답하는 엔-모스 트랜지스터; 및 상기 제 2 노드와 접지전압 사이에 전류통로가 형성되고 제 1 노드의 전압레벨에 응답하는 엔-모스 트랜지스터를 구비한 것을 특징으로 하는 클럭지연발생기.
- 제 2 항에 있어서 상기 충전제어수단은 앤-모스 트랜지스터인 것을 특징으로 하는 클럭지연발생기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020082A KR0168022B1 (ko) | 1996-06-05 | 1996-06-05 | 클럭지연발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020082A KR0168022B1 (ko) | 1996-06-05 | 1996-06-05 | 클럭지연발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006840A true KR980006840A (ko) | 1998-03-30 |
| KR0168022B1 KR0168022B1 (ko) | 1999-03-20 |
Family
ID=19460922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020082A KR0168022B1 (ko) | 1996-06-05 | 1996-06-05 | 클럭지연발생기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168022B1 (ko) |
-
1996
- 1996-06-05 KR KR1019960020082A patent/KR0168022B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0168022B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010513A (ko) | 승압 신호를 클램프하는 회로및 방법 | |
| KR970003191A (ko) | 반도체 메모리 장치의 기준전압 발생회로 | |
| KR0157885B1 (ko) | 전원 공급 감지 회로 | |
| KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
| KR970071823A (ko) | 반도체 집적회로 | |
| KR980006840A (ko) | 클럭 지연발생기 | |
| KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
| KR880012006A (ko) | Rc 시정수를 이용한 가변 클럭 지연회로 | |
| KR20000022571A (ko) | 알씨 지연시간 안정화 회로 | |
| KR100228384B1 (ko) | 집적회로 내장형 공급전원 지연회로 | |
| KR100231139B1 (ko) | 리세트 신호 발생 회로 | |
| JP3779403B2 (ja) | 半導体メモリ装置の電圧昇圧回路 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 | |
| KR0154728B1 (ko) | 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로 | |
| KR0122314Y1 (ko) | 파워업 검출장치 | |
| KR19990024891A (ko) | 파워 업 회로 | |
| KR100188007B1 (ko) | 펄스 발생회로 | |
| KR100319641B1 (ko) | 정전압 발생 회로 | |
| US6667609B2 (en) | Current generating device with reduced switching time from an energy saving mode | |
| KR100230819B1 (ko) | 정전류원을 이용한 가변지연회로 | |
| KR900009086B1 (ko) | 전원공급 안정화 리세트회로 | |
| KR200141166Y1 (ko) | 고전압 발생회로 | |
| KR930009242A (ko) | 고주파수 전압 제어 발진기 | |
| KR0137299B1 (ko) | 프리셋 기능을 가지는 쇼트 펄스 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120816 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |