KR980006095A - 반도체 소자의 소자분리 방법 - Google Patents
반도체 소자의 소자분리 방법 Download PDFInfo
- Publication number
- KR980006095A KR980006095A KR1019960025789A KR19960025789A KR980006095A KR 980006095 A KR980006095 A KR 980006095A KR 1019960025789 A KR1019960025789 A KR 1019960025789A KR 19960025789 A KR19960025789 A KR 19960025789A KR 980006095 A KR980006095 A KR 980006095A
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- oxide film
- film
- pad oxide
- pattern
- Prior art date
Links
Abstract
본 발명은 반도체소자의 소자분리 방법에 관한 것으로서, 패드산화막을 후속 전면 건식식각 공정시 반도체기판의 표면을 보호할 수 있을 정도의 두께로 형성하고, 질화막을 도포한 후, 상기 질화막과 패드산화막을 소자분리용 마스크를 사용하여 패턴닝 하되 경사식각하여 측벽이 경사지게 형성한 후, 트랜치와 패턴들의 측벽 부분까지 메우는 소자분리막 패턴을 형성하고, 질화막 패턴을 제거하여 상기 소자분리막 패턴의 음의 경사진 측벽이 노출되도록 하고, 다시 소자분리막 패턴과 패드산화막 패턴을 전면 건식식각하여 원만한 토폴로지 변화를 갖는 소자분리막 패턴으로된 소자분리 산화막을 형성하였으므로, 소자분리 산화막의 각진 모서리 부분이 제거되어 게이트 산화막의 절연 특성 저하나 게이트전극의 패턴 불량등이 방지되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명에 따른 반도체소자의 소자분리 공정도.
Claims (6)
- 반도체가판상에 패턴 산화막을 형성하는 공정과, 상기 패드산화막 상에 질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리 영역으로 예정되어 잇는 부분 상측의 질화막 및 패드산화막을 순차적으로 제거하여 반도체 기판을 노출시키는 질화막 및 패드산화막 패턴의 측벽이 경사지게 형성하는 공정과, 상기 질화막 및 패드산화막 패턴에 의해 노출되어 있는 반도체기판을 소정 두께 식각하여 트랜치를 형성하는 공정과, 상기 트랜치를 메우고, 상기 질화막 패턴의 경사진 측벽과 접하는 음의 경사진 측벽을 가지는 소자분리막 패턴을 형성하는 공정과, 상기 질화막 패턴을 제거하는 공정과, 상기 패드산화막과 소자분리막 패턴의 상부를 전면 건식식각하여 소자분리막 패턴의 음의 경사 부분을 제거하여 소자분리막을 평탄화시키는 공정을 구비하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 패드산화막을 후속 전면 건식식각 공정시 반도체기판을 표면이 손상되지 않을 정도의 두께로 열산화 방법으로 형성하는 것을 특징으로하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 트랜치를 1000~6000Å 깊이로 형성하는 것을 특징으로하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 소자분리막은 1500~20000Å 두께의 CVD 산화막을 전면 도포한 후 질화막 패턴 상부의 소자분리막을 제거하여 형성하는 것을 특징으로하는 반도체소자의 소자분리 방법.
- 제4항에 있어서, 상기 소자분리막 패턴 형성을 위한 식각 공정을 전면 이방성식각 방법이나, CMP 방법을 사용하는 것을 특징으로하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 소자분리막을 BPSG나 TEOS 또는 PSG중 어느 하나로 형성하는 것을 특징으로하는 반도체소자의 소자분리 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025789A KR980006095A (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 소자분리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025789A KR980006095A (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 소자분리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980006095A true KR980006095A (ko) | 1998-03-30 |
Family
ID=66240417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025789A KR980006095A (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 소자분리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980006095A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058636A (ja) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | 絶縁分離領域の形成方法 |
| JPS62136852A (ja) * | 1985-12-11 | 1987-06-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH056935A (ja) * | 1991-01-30 | 1993-01-14 | Sony Corp | 溝の埋め込み工程を備えた半導体装置の製造方法 |
| JPH07273183A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 半導体装置とその製造方法 |
-
1996
- 1996-06-29 KR KR1019960025789A patent/KR980006095A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058636A (ja) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | 絶縁分離領域の形成方法 |
| JPS62136852A (ja) * | 1985-12-11 | 1987-06-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH056935A (ja) * | 1991-01-30 | 1993-01-14 | Sony Corp | 溝の埋め込み工程を備えた半導体装置の製造方法 |
| JPH07273183A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6660599B2 (en) | Semiconductor device having trench isolation layer and method for manufacturing the same | |
| KR19980025838A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR0183854B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR980006095A (ko) | 반도체 소자의 소자분리 방법 | |
| JP2000323565A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6063708A (en) | Method for forming isolation layer in semiconductor device | |
| US6265285B1 (en) | Method of forming a self-aligned trench isolation | |
| KR940004779A (ko) | 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| JPH0268929A (ja) | 半導体装置の製造方法 | |
| KR19990057873A (ko) | 엑피텍셜층을 이용한 반도체 소자의 소자분리막형성방법 | |
| KR19990081301A (ko) | 반도체 장치의 트렌치 소자 분리 형성 방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100418576B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| TW452924B (en) | Method for forming trench isolation area with spin-on material | |
| KR19990004620A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR980006086A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR19990053457A (ko) | 반도체장치의 트렌치 제조방법 | |
| KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JPH0917852A (ja) | 半導体装置の製造方法 | |
| KR970030361A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR19980056120A (ko) | 반도체 장치의 얕은 트랜치 소자분리 방법(sti) | |
| KR970077490A (ko) | 트랜치 소자분리막 제조방법 | |
| KR980012264A (ko) | 풀리 리세스된 로코스 절연 방법 | |
| KR20030046135A (ko) | 반도체 장치의 콘택패드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |