KR20030046135A - 반도체 장치의 콘택패드 형성방법 - Google Patents
반도체 장치의 콘택패드 형성방법 Download PDFInfo
- Publication number
- KR20030046135A KR20030046135A KR1020010076569A KR20010076569A KR20030046135A KR 20030046135 A KR20030046135 A KR 20030046135A KR 1020010076569 A KR1020010076569 A KR 1020010076569A KR 20010076569 A KR20010076569 A KR 20010076569A KR 20030046135 A KR20030046135 A KR 20030046135A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- film
- contact
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 메모리장치의 제조방법에 관한 것이다. 본 발명은 먼저, 반도체 기판 상에 메모리 소자가 형성되는 셀영역과 주변회로 영역에 소자분리용 산화막을 형성하여 소자형성 영역을 정의한다. 소자형성영역에 게이트를 형성하고, 게이트를 이용하여 자가 정렬법으로 메모리 소자와 연결되는 콘택필을 형성한다. 콘택필이 형성된 반도체 기판 상에 제1도전막 및 버퍼용 절연막 및 마스크용 절연막을 순차적으로 형성하고, 마스크용 절연막에 배선패턴을 형성한다. 버퍼용 절연막을 등방성 식각하여 제거하고, 마스크용 절연막을 마스크로 이용하여 이방성 건식식각법으로 제1도전막에 배선패턴을 형성한다. 그리고, 배선 패턴이 형성된 마스크용 절연막의 하부 및 제1도전막 측벽에 절연막 스페이서를 형성하고, 도전용 배선 패턴 사이의 골을 제2도전막으로 충진한다.
이렇게 배선패턴을 이용하여 자가 정렬법을 이용하여 콘택패드를 형성할 때, 가형성할 때에, 배선 패턴의 도전막 상에 형성되는 버퍼 절연막을 등방성 식각으로 제거하고 다시 이방성 식가으로 배선 패턴을 하면, 동일한 배선 패턴의 선폭에서 보다 작은 배선페턴을 형성할 수 있고, 배선 패턴의 측벽에 형성되는 자가정렬용 절연막 스페이서의 두께가 두꺼워져, 콘택패드와 배선패턴 사이에 공정 마진이 커지는 장점이 있다.
Description
본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로서, 특히 반도체 메모리장치의 콘택패드를 형성하는 공정에 관한 것이다.
반도체 소자가 고도로 고집적화 되면서 메모리 소자의 단위 셀(cell)당 면적과 선폭이 좁아짐에 따라서 메모리 소자에서 중요한 역할을 하는 캐패시터를 형성하기 위해서 졍션과 연결하기 위한 콘택형성이 중요한 관점으로 대두되고 있다. 좁은 선폭에서 콘택을 형성하는 방법은, 일반 포토 레지스트 패턴에 의존한 방법으로는 한계가 있기 때문에, 현재 널리 적용되는 기술로는 자가정렬콘택 형성법(self aligned contact)에 의해서 별도의 콘택패드를 형성하여 연결하는 방법이 개발되고 있다.
도 8는 종래의 반도체 메모리 장치의 콘택패드 형성방법에 의해서 완성된 콘택패드의 단면도이다. 이를 참조하면, 종래의 콘택패드 형성방법은, 배선 패턴 상에 마스크용 절연막(1130)을 형성하고 그 측벽에 절연막 스페이서(1140)를 형성한다. 그리고, 충진용 절연막(미도시)으로 배선패턴에 의해서 형성되는 골을 완전 충진될 수 있도록 증착하고, 화학적 기계 연마법과 같은 평탄화 방법을 이용하여 배선 패턴 사이의 골 내부에 충진용 절연막을 충진한다. 그런 다음, 소정의 자가 정렬 패턴을 형성하고 콘택이 형성될 부분의 충진용 절연막을 식각해 내어 콘택패드 패턴을 형성한다. 다시 콘택패드 패턴 내에 도전성 막을 충진하여 콘택패드(1150)를 완성한다.
그런데, 이러한 종래의 콘택패드 형성방법은, 자가장렬 콘택패드 패턴을 형성하는 과정에서, 충진용 절연막을 제거하는 동인 마스크로 자가정렬 식각의 마스크로 사용되는 절연막 스페이서(1140)가 역시 소량이지만 소모가 되어 그 두께가 ??아진다. 그러면, 추후 도전막(1150)이 콘택패드 패턴에 채워진 후에 배선 패턴과 콘택패드 패턴에 충진된 도전막(1150) 사이에 충분한 절연성을 확보할 수 없는 단점이 있다. 한편, 이러한 문제를 해결하기 위해서는 배선패턴의 선폭을 감소시켜야되는데, 패터닝의 능력에도 한계가 있어 배선 패턴의 선폭 감소도 거의 불가능할 뿐 아니라 이와 더불어 콘택패드(1150)의 선폭 확보도 어려운 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 배선패턴과 콘택패드 사이에 형성되는 절연막 스페이서의 두께를 충분히 확보하여, 자가정렬에 의한 콘택패드 형성에 충븐한 공정 마진(process margin)을 확보할 수 있는 반도체 메모리 장치의 콘택패드 형성방법을 제공하는 것이다.
도 1은 본 발명에 의해서 제조된 반도체 메모리 장치의 콘택패드를 나타낸 단면도이다.
도 2 내지 도 7은 본 발명에 의한 반도체 메모리 장치의 콘택패드 형성방법을 설명하기 위하여 순차적으로 도시한 단면도들이다.
도 8은 종래의 기술에 의해서 제조된 반도체 메모리 장치의 콘택패드를 나타낸 단면도이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 메모리장치의 콘택패드 형성방법은, 먼저, 반도체 기판 상에 메모리 소자가 형성되는 셀영역과 주변회로 영역에 소자분리용 산화막을 형성하여 소자형성 영역을 정의한다. 소자형성영역에 게이트를 형성하고, 게이트를 이용하여 자가 정렬법으로 콘택필을 형성한다. 콘택필이 형성된 반도체 기판 상에 제1도전막 및 버퍼용 절연막 및 마스크용 절연막을 순차적으로 형성하고, 마스크용 절연막에 배선패턴을 형성한다. 버퍼용 절연막을 등방성 식각하여 제거하고, 건식식각법을 이용한 이방성 식각법으로 제1도전막에 배선패턴을 한다. 배선 패턴이 형성된 마스크용 절연막의 하부 및 제1도전막 측벽에 절연막 스페이서를 형성한다. 그리고, 배선 패턴 사이에 형성된 골을 제2도전용 물질로 충진한다.
여기서, 소자분리 공정은 반도체 기판의 기지 실리콘을 소정 깊이 트렌치를 형성하여 함몰하고, 이 트렌치 내부에 실리콘 절연막으로서 실리콘 산화막을 증착하고 소정의 평탄화 공정을 거쳐서 트렌치 내부에만 실리콘 산화막을 남겨두어 소자분리용 산화막을 충진한다.
그런 다음, 소자형성 영역에 게이트 절연막과 게이트 도전막 및 마스크용 절연막을 순차적으로 적층하고, 게이트 도전막과 마스크 절연막에 게이트 패턴을 형성한다. 게이트 패턴의 측벽에 자가정렬용 절연막 스페이서를 형성하고, 반도체 기판 전면에 층간 절연막을 형성한다. 그리고, 포토 공정을 이용하여 자가 정렬 패턴을 형성하고 건식식각법으로 층간 절연막을 식각하여 자가정렬 콘택을 형성한 후 콘택 내에 도전물질을 충진하여 콘택필을 형성한다.
게이트를 형성할 때, 게이트 도전막은 도핑된 폴리실리콘을 사용하는 것이 일반적이나, 금속 실리사이드막을 더 포함하는 것이 게이트 라인의 선저항을 낮출 수 있어 효과적이다. 그리고, 게이트 패턴을 자가정령용 패턴으로 사용하기 위해서는 게이트 도전막 상에 절연막으로서 실리콘 질호막을 두껍게 형성하고 게이트 패턴의 측벽에도 실리콘 절연막으로 형성된 스페이서를 형성하는 것이 바람직하다.
콘택필이 형성된 후에는, 제1도전막으로서 도핑된 폴리실리콘과 실리사이드막을 순차적으로 형성하고, 그 위에 버퍼 절연막으로서 비고적 밀도가 적은 실리콘 산화막을 증착한다. 그리고, 실리콘 질화막으로 형성된 마스크용 절연막을 두껍게 형성한다. 여기서 실리콘 질화막은 추후 배선 패턴시 마스크용으로 사용된다. 그리고, 버퍼 절연막은 실리콘 산화막이고, 마스크용 절연막은 실리콘 질화막인 것이 추후 자가정렬 콘택용 식각시 선택비를 높일 수 있어 바람직하다.
마스크용 절연막인 실리콘 질화막에 배선 패턴을 하여 버퍼 절연막을 노출시킨다. 그리고, 버퍼 절연막을 식각하는데, 산화막으로 형성된 버퍼 절연막을 식각하기 위해서는 불산(HF)을 포함하는 산화막 식각액을 사용하는 것이 바람직하다.이러한 습식식각은 등방성 식각이므로 버퍼 절연막의 하방뿐만아니라 측방으로도 식각이되어 마스크용 절연막에 형성된 배선 패턴보다 작게 패터닝 되는 효과가 있다. 이렇게 배선 패터닝된 마스크용 절연막과 버퍼 절연막을 마스크로 이용하여 하부의 제1도전막을 건식식각으로 제거하여 배선 패터닝을 한다. 이 때, 마스크로 이용되는 버퍼 절연막의 배선 패턴은 마스크용 절연막의 배선 패턴보다 작기 때문에, 처음 패턴닝된 선폭보다 작게 패턴이 형성된다.
배선패턴이 형성된 마스크용 절연막과 버퍼 절연막 및 제1도전막의 측벽과 상부에 실리콘 질화막을 형성하고, 이방성의 간식식각법으로 실리콘 질화막을 전면 식각하여 그 측벽에만 실리콘 질화막으로 구성된 절연막 스페이서를 형성한다.
그런 다음, 반도체 기판 전면에 충진용 실리콘 산화막을 증착하여 배선패턴 사이에 형성된 골을 완전히 매몰시키고, 충진용 실리콘 산화막을 화학적 기계연마법을 이용하여 상기 마스크용 절연막 수준까지 평탄하게 제거하여 배선패턴의 골 내부에만 충진용 실리콘 산화막을 남긴다. 그리고, 다시 그 위에 실리콘 산화막을 증착하여 완충용 절연막을 형성한다. 이렇게 형성된 완충용 절연막에 자가정렬 콘택용 패턴을 형성하고, 자가정렬 콘택용 패턴을 마스크로 이용하여 완충용 절연막 및 충진용 실리콘 산화막을 식각하여 콘택패드 패턴을 형성한다. 그리고, 이 콘택 패드 패턴 상에 두껍게 제2도전막을 형성하고, 화학적 기계 연마법을 이용하여 완충용 절연막 층의 상부 수준까지 제2도전막을 평탄하게 제거하여 콘택패드를 형성한다. 이 때, 이 콘택패드는 캐패시터 연결용 콘택으로 사용되며, 콘택패드로 사용되는 도전막은 불순물이 도핑된 폴리실리콘(doped polycrystalline silicon)인 것이 증착 및 기계적 연마에 있어서 그 특성이 우수하여 바람직하다.
이렇게 본 발명의 반도체 메모리 장치의 제조방법은, 배선 패턴의 측벽에 형성되는 측벽 절연막 스페이서의 두께를 두껍게 형성할 수 있어, 후속하는 공정에서 공정 마진(process margin)을 향상시킬 수 있고, 콘택패드를 형성하는 도전막과의 절연성에 있어서도 유수한 효과를 거둘 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1은 본 발명에 따른 반도체 메모리 장치의 제조방법에 의해서 제조된 반도체 메모리 장치의 단면도이다. 도시된 바와 같이, 본 발명에 따른 반도체 메모리장치는, 반도체 기판(100) 상에 게이트(미도시)와 소스 및 드레인 정션(101)으로 구성된 소정의 메모리 소자(미도시)가 형성되어 있고, 그 소자 상에는 측벽에 소정의 절연막 스페이서(140)가 형성된 배선(110)과 이 배선(110) 상에는 마스크용 절연막(130)과 완충용 절연막(160)이 형성되어 있고, 배선 패턴 사이에 형성된 골 내에는 도전막이 충진된 콘택패드(150)를 포함하고 있다.
도 2 내지 도 7은 본 발명의 반도체 메모리 장치의 콘택패드 형성방법을 순차적으로 도시한 단면도이다. 하기 하는 설명에서는 표현 상의 여려움으로 배선과 제1도전막을 동일한 참조번호로 사용한 경우가 있다.
도 2를 참조하면, 반도체 기판(100) 상에 통상의 소자분리법을 이용하여 소자분리용 산화막(미도시)을 형성하여 소자 형성영역을 정의한다. 이 때, 고집적화된 반도체 장치에서는 반도체 기판(100)의 판 면에 소정 깊이 트렌치(미도시)를 형성하고 그 트랜치 내부에 실리콘 절연막을 충진하여 형성하는 것이 바람직하다. 그리고, 소자형성 영역에 게이트(미도시)와 소스 및 드레인(101)을 형성하여 메모리 소자공정을 완성한다. 그리고, 그 위에 층간 절연막(103)을 증착하고 이를 자가정렬 패턴하여 형성된 패턴과 게이트를 측벽을 이용하여 자가정렬 콘택법으로 하부에 형성된 메모리 소자와 연결될 수 있도록 콘택을 형성한다. 이 후, 도전성 막질로서 도핑된 폴리실리콘을 콘택이 매몰되도록 두껍게 형성하고서, 화학적 기계연마법(CMP)을 이용하여 폴리 실리콘을 연마 제거하여 콘택 내부에 콘택필(105)을 완성한다. 이 콘택필(105)은 추후에 형성될 콘택패드(도 1의 150)와 연결되어 메모리 소자와 캐패시터가 연결될 수 있는 전기신호의 통로역할을 한다.
이렇게 콘택필(105)이 형성된 반도체 기판(100) 상에 소정 두께의 제1도전막(110)을 형성한다. 이 제1도전막(110)은 도핑된 폴리실리콘과 금속 실리사이드가 조합된 폴리시이드를 사용한다. 이렇게 형성된 제1도전막(110) 상에 버퍼 절연막(120)과 마스크용 절연막(130)을 순차적으로 형성한다. 이 때, 버퍼 절연막(120)은 실리콘 산화막을 증착하여 형성하고, 마스크용 절연막(130)은 실리콘 질화막을 증착하여 형성한다. 특히, 마스크용 절연막(130)으로 사용되는 실리콘 질화막은 추후 도선 패턴 및 자가정렬 패턴시 일종의 식각용 마스크 역할을 하기 때문에 두껍게 형성하는 것이 유리하다.
도 3을 참조하면, 소장의 포토공정을 거쳐서 마스크용 절연막(130)에 배선 패턴을 형성한다. 즉, 포토 레지스트(300)를 도포하고 포토 레지스트(300) 상에 배선 패턴을 형성하고, 배선 패턴된 포토 레지스트(300)를 마스크로 이용하여 건식식각법으로 마스크용 절연막(130)인 실리콘 질화막을 식각하여 마스크용 절연막(130)에 배선 패턴을 전사한다. 그러면, 패턴된 부분은 버퍼 절연막(120)인 실리콘 산화막이 드러난다.
도 4를 참조하면, 전술한 공정에서 식각 패턴에 마스크로 이용된 포토 레지스트(300)를 제거하고, 패턴닝된 마스크용 절연막(130)을 마스크로 이용하여 드러난 버퍼 절연막(120)을 등방성 식각하여 제거한다. 이 때, 버퍼 절연막(120)은 실리콘 산화막으로서 불산(HF)을 포함한 산화막 식각용액을 이용하여 등방성 식각을 한다. 그러면, 버퍼 절연막(120)이 식각되면서 측방으로도 동시에 식각되어 마스크용 절연막(120)에 형성된 패턴의 크기보다 작은 크기로 배선 패턴이 형성된다. 이 배선 패턴은 DRAM 반도체 장치에서는 비트라인(Bit line) 배선으로 사용된다.
그런 다음, 배선 패턴이 형성된 미스크용 절연막(130)과 버퍼 절연막(120)을 마스크로 이용하여 건식식각으로 제1도전막(110)에 배선패턴을 한다. 그러면, 패턴이 좁아진 버퍼 절연막(120)의 패턴에 맞추어 배선 패턴이 제1도전막(110)에 전사되어 제1도전막(110)의 패턴 크기는 처음 포토 공정에 의해서 형성된 패턴 크기보다 작게 전사된다. 그리고 제1도전막(110)의 배선 패턴은 상부에 형성된 마스크용 절연막(130)의 하부로 침투하여 축소되었기 때문에 추후 절연막 스페이서 식각시 충분히 두꺼운 절연막 스페이서(140)를 얻을 수 있다.
도 5와 도 6을 참조하면, 반도체 기판(100) 전면에 스페이서용 절연막(140)으로서 화학기상 증착법을 이용하여 실리콘 질화막을 증착하여 형성한다. 그런 다음, 플라즈마를 이용한 건식식각법으로 반도체 기판(100) 전면의 실리콘 질화막을 식각하여 제거함으로써, 마스크용 절연막(130)과 버퍼 절연막(120) 및 제1도전막(110) 측벽에 절연막 스페이서(140)가 형성된다. 이렇게 측벽에 형성된 절연막 스페이서(140)는 버퍼 절연막(120)의 배선 패턴시에 마스크 절연막(130)의 하부로 침투되어 들어간 크기만큼 두껍게 형성되어 전기적인 절연막으로서의 효과를 크게 향상시킬 수 있다.
도 7을 참조하면, 배선 패턴 형성시 배선 패턴들 간에 형성된 골을 충분히 매몰할 수 있도록 충진용 절연막(미도시)으로서 실리콘 산화막을 두껍게 증착하여 형성한다. 그리고, 화학적 기계 연마법(CMP)을 이용하여 충진용 절연막을 마스크용 절연막(130)의 상부 수준까지 제거하여 배선 패턴의 골 내부를 충진용 절연막인 실리콘 산화막으로 충진한다.
그런 다음, 그 위에 다시 완충용 절연막(160)으로서 실리콘 산회막을 소정 두께로 증착하여 형성한다. 그리고, 소정의 포토 공정을 거쳐서 완충용 절연막(160) 상에 자가정렬용 콘택패드 패턴을 형성한다. 그런 다음, 실리콘 산화막과 실리콘 절연막 사이의 식각 선택비가 매우 큰 건식식각 공정을 이용하여 자가정렬 패턴과 실리콘 질화막으로 형성된 마스크용 절연막(130) 및 절연막 스페이서(140)를 마스크로 이용하여 실리콘 산화막으로 형성된 충진용 절연막(미도시)을 제거하고 콘택패드 패턴을 형성한다. 이 때, 콘택패드 패턴부분은 하부에 형성된 콘택필(105)과 전기적으로 접촉 가능하도록 콘택필(105)의 상부가 드러날 정도로 실리콘 산화막을 식각하여 제거한다.
반도체 기판(100) 전면에 제2도전막(150)으로서 저압 화학기상 증착법을 이용하여 도핑된 폴리 실리콘을 두껍게 증착하여 콘택 패드 패턴을 제2도전막(150)으로 완전히 충진시킨다. 이렇게 증착된 폴리 실리콘을 완충 절연막(160)의 성부 수준까지 제거하여 콘택 패드 패턴 내부를 제2도전막(150)으로 충진함으로써, 콘택 패드를 완성한다.
이 후의 공정은 통상의 반도체 메모리 장치의 제조공정을 이용하여 캐패시터 및 금속배선 공정 등을 거쳐서 메모리 제품을 완성한다.
이상과 같이, 본 발명에 따른 반도체 메모리장치의 콘택패드 형성방법은, 배선 패턴의 측벽에 형성되는 절연막 스페이서(140)가 충분히 두껍게 형성되어, 배선 패턴을 마스크로 하여 자가정렬 콘택패드를 형성할 시에 콘택패드 패턴 내에 충진된 제2도전막(150)과 배선 패턴의 제1도전막(110) 사이의 전기적 절연성이 충분히 확보되고, 또한 자가정렬 콘택패드 형성시에 사용되는 건식각공정에서도 식각 마진(etch process margin)을 충분히 가져갈 수 있는 장점이 있다.
상술한 바와 같이 본 발명의 반도체 메모리장치의 콘택패드 형성방법은, 비트라인과 같은 배선 패턴을 마스크로 이용하여 콘택패드를 형성하는 공정에 있어서, 도전막을 품고 있는 배선 패턴의 측벽에 절연막 스페이서를 두껍게 형성할 수 있으므로, 비록 선폭이 미세해 진다 하더라도 배선 패턴은 콘택패드 내에 충진되어측벽으로 접하게 되는 도전막과의 사이에 전기적 절연성을 충분히 확보할 수 있다.
그리고, 배선 패턴의 측벽에 절연막 스페이서가 충분히 두껍게 형성되므로, 이를 마스크로 하여 진행되는 자가정렬용 콘택패드 패턴 식각시 공정마진(process margin)을 충분히 확보할 수 있다.
Claims (17)
- a) 반도체 기판 상에 메모리 소자가 형성되는 셀영역과 주변회로 영역에 소자분리용 산화막을 형성하여 소자형성 영역을 정의하는 단계;b) 상기 소자형성영역에 게이트를 형성하고, 상기 게이트를 이용하여 자가 정렬법으로 콘택필을 형성하는 단계;c) 상기 콘택필이 형성된 상기 반도체 기판 상에 제1도전막 및 버퍼용 절연막 및 마스크용 절연막을 순차적으로 형성하는 단계;d) 상기 마스크용 절연막에 배선패턴을 형성하는 단계;e) 상기 버퍼용 절연막을 등방성 식각하여 제거하고, 이방성 식각으로 제1도전막에 배선패턴을 하는 단계;f) 상기 도전용 배선 패턴이 형성된 마스크용 절연막의 하부 및 제1도전막 측벽에 절연막 스페이서를 형성하는 단계; 및g) 상기 도전용 배선 패턴 사이를 제2도전막으로 충진하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제1항에 있어서, 상기 a) 단계는,반도체 기판의 기지 실리콘을 소정 깊이 함몰하는 단계;상기 함몰부에 실리콘 절연막을 충진하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제1항에 있어서, 상기 b) 단계는,소자형성 영역에 게이트 절연막과 게이트 도전막 및 마스크용 절연막을 순차적으로 적층하는 단계;상기 게이트 도전막과 상기 마스크 절연막에 게이트 패턴을 형성하는 단계;상기 게이트 패턴의 측벽에 자가정렬용 절연막 스페이서를 형성하는 단계;반도체 기판 전면에 층간 절연막을 형성하는 단계;포토 공정을 이용하여 자가 정렬 패턴을 형성하고 건식식각법으로 상기 층간 절연막을 식각하여 콘택을 형성하는 단계; 및상기 콘택 내에 도전물질을 충진하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제3항에 있어서, 상기 마스크 절연막과 상기 자가정렬용 절연막 스페이서는 실리콘 질화막인 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제3항에 있어서, 상기 콘택은 비트라인 콘택인 것을 특징으로 하는 반도체메모리 장치의 콘택패드 형성방법.
- 제3항에 있어서, 상기 게이트 도전막은 금속 실리사이드막을 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제6항에 있어서, 상기 c) 단계에서,상기 제1도전막은 도핑된 폴리실리콘과 실리사이드막의 조합인 것을 특징으로 하는 반도체 메모리장치의 콘택패드 형성방법.
- 제1항에 있어서, 상기 c)단계에서, 상기 버퍼용 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제8항에 있어서, 상기 c)단계에서, 상기 마스크용 절연막은 실리콘 질화막인 것을 특징으로 하는 반도체 메모리장치의 콘택패드 형성방법.
- 제1항에 있어서, 상기 d)단계에서, 상기 도전용 배선패턴은 비트라인(bit line)인 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제10항에 있어서, 상기 e) 단계는,소정의 식각용액을 사용하여 습식식각법으로 상기 버퍼용 절연막을 식각하는것을 특징으로 하는 반도체 메모리의 콘택패드 형성방법.
- 제11항에 있어서, 상기 식각액은 불산(HF)을 포함하는 실리콘 산화막 식각용액인 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제1항에 있어서, 상기 f)단계는,상기 반도체 기판 전면에 실리콘 질화막을 형성하는 단계; 및이방성의 건식식각법으로 상기 실리콘 질화막을 전면 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제1항에 있어서, 상기 g)단계는,상기 반도체 기판 전면에 충진용 실리콘 산화막을 증착하여 상기 배선패턴 사이의 골을 충진하는 단계;상기 충진용 실리콘 산화막을 화학적 기계연마법을 이용하여 상기 마스크용 절연막 수준까지 평탄하게 제거하는 단계;상기 반도체 기판 전면에 완충용 절연막을 형성하는 단계;상기 완충용 절연막에 자가정렬 콘택용 패턴을 형성하고, 상기 자가정렬 콘택용 패턴을 마스크로 이용하여 상기 완충용 절연막 및 층간 절연막을 제거하여 콘택패드 패턴을 형성하는 단계; 및상기 콘택패드 패턴 내에 제2도전막을 충진하여 콘택패드를 형성하는 단계를포함하는 반도체 메모리 장치의 콘택 패드 형성방법.
- 제14항에 있어서, 상기 콘택패드는 캐패시터 연결용 콘택인 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제14항에 있어서, 상기 콘택패드를 형성하는 단계는,상기 콘택패드 패턴 내부를 완전히 채울 수 있도록 제2도전막을 증착하는 단계; 및상기 제2도전막을 화학적 기계연마법을 이용하여 상기 완충용 절연막까지 평턴하게 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
- 제16항에 있어서, 상기 제2도전막은 불순물이 도핑된 폴리실리콘(doped polycrystalline silicon)인 것을 특징으로 하는 반도체 메모리 장치의 콘택패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010076569A KR20030046135A (ko) | 2001-12-05 | 2001-12-05 | 반도체 장치의 콘택패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010076569A KR20030046135A (ko) | 2001-12-05 | 2001-12-05 | 반도체 장치의 콘택패드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030046135A true KR20030046135A (ko) | 2003-06-12 |
Family
ID=29573141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010076569A KR20030046135A (ko) | 2001-12-05 | 2001-12-05 | 반도체 장치의 콘택패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030046135A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781547B1 (ko) * | 2006-10-20 | 2007-12-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2001
- 2001-12-05 KR KR1020010076569A patent/KR20030046135A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781547B1 (ko) * | 2006-10-20 | 2007-12-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7833902B2 (en) | 2006-10-20 | 2010-11-16 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| EP0682372A1 (en) | DRAM device with upper and lower capacitor and production method | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20100057203A (ko) | 반도체 장치의 배선 구조물 및 이의 형성방법 | |
| KR100360739B1 (ko) | 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 | |
| JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
| KR100382727B1 (ko) | 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법 | |
| JP2000208729A5 (ko) | ||
| JPH10303392A (ja) | 半導体装置の製造方法 | |
| US6566236B1 (en) | Gate structures with increased etch margin for self-aligned contact and the method of forming the same | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| KR20030046135A (ko) | 반도체 장치의 콘택패드 형성방법 | |
| KR100505101B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100333539B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100333541B1 (ko) | 반도체소자의제조방법 | |
| KR100682166B1 (ko) | 반도체 소자의 제조방법 | |
| KR100238248B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100475456B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| KR20030049479A (ko) | 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법 | |
| KR20030001828A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100910221B1 (ko) | 반도체 소자의 스토리지노드 콘택 형성 방법 | |
| KR930008584B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR100388222B1 (ko) | 반도체장치의 제조방법 | |
| KR20050119498A (ko) | 커패시터 제조 방법 | |
| KR100911675B1 (ko) | 반도체 소자의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |