KR980006048A - 반도체 소자의 소자분리 산화막 형성방법 - Google Patents

반도체 소자의 소자분리 산화막 형성방법 Download PDF

Info

Publication number
KR980006048A
KR980006048A KR1019960023802A KR19960023802A KR980006048A KR 980006048 A KR980006048 A KR 980006048A KR 1019960023802 A KR1019960023802 A KR 1019960023802A KR 19960023802 A KR19960023802 A KR 19960023802A KR 980006048 A KR980006048 A KR 980006048A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon nitride
film
forming
device isolation
Prior art date
Application number
KR1019960023802A
Other languages
English (en)
Other versions
KR100203902B1 (ko
Inventor
박철수
김대영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960023802A priority Critical patent/KR100203902B1/ko
Publication of KR980006048A publication Critical patent/KR980006048A/ko
Application granted granted Critical
Publication of KR100203902B1 publication Critical patent/KR100203902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Abstract

본 발명은 반도체 소자의 소자분리 산화막 형성방법에 관한 것으로, 실리콘 기판 상부에 패드 산화막, 제1 실리콘 질화막, 폴리실리콘, 제2 실리콘 질화막을 차레로 증착한 후, 소자 분리막으로 예정된 부위의 상부층을 식각하여 실리콘 기판 상부면을 노출시킨 다음 소자분리 산화막을 성장시키되, 상기 소자분리 산화막 성장시 폴리실리콘의 부피팽창에 의한 압축응력이 하부 소자분리 산화막의 새부리 형상의 산화가 억제되도록하여 소자분리 산화막과 실리콘 표면과의 경계부분에서의 산화막이 실리콘 표면보다 낮게 형성되지 않는 즉, 단차형성이 되지 않게 함으로써 양질의 게이트 산화막을 형성할 수 있고, 또한 실리콘 표면에 스트레스가 완화되어 실리콘 기판의 누설 전류도 방지할 수 있다.

Description

반도체 소자의 소자분리 산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본발명의 방법에 따른 반도체 소자의 소자분리 산화막 제조공정 단계를 도시한 단면도이다.

Claims (11)

  1. 반도체 소자의 소자분리 산화막 형성방법에 있어서, 실리콘 기판 상부에 패드 산화막을 형성하고, 그 상부에 제1 실리콘 질화막을 형성하는 공정과, 상기 제1 실리콘 질화막 상부에 폴리실리콘을 소정두께 증착하는 공정과, 상기 폴리실리콘층 상부에 제2 실리콘 질화막을 형성하는 공정과, 전체구조 상부에 감광막을 코팅하는 단계와, 소자분리용 마스크를 사용하여 노광 및 현상하여 감광막으로 소자분리 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각 장벽으로하여 제2 실리콘 질화막을 식각하는 공정과, 폴리실리콘이 드러난 상태에서 감광막을 제거하는 공정과, 전체구조 상부에 산화막을 일정 두께로 증착한 다음 상기 산화막을 전면식각하여 상기 제2 실리콘 질화막 측벽에 산화막 스페이서를 형성하는 공정과, 상기 산화막 스페이서를 식각장벽으로하여 폴리실리콘, 제1 실리콘 질화막, 패드 산화막을 차례로 식각하는 공정과, 소자분리 산화막을 성장시키는 공정으로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  2. 제1항에 상기 패드 산화막은 질소성분이 함유되어 있는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  3. 제1항에 있어서, 상기 스페이서는 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  4. 제1항에 있어서, 상기 제2 실리콘 질화막 식각시 그 하부의 폴리실리콘을 일정두께 식각한 후 스페이서를 형성하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  5. 제1항에 있어서, 상기 실리콘 기판 상부에 패드 산화막, 제1 실리콘 질화막, 폴리실리콘, 제2 실리콘 질화막을 차례로 증착할 경우, 동일한 한 장비내에서 한 번에 증착하되, 한 튜브내에서 개스만 따로 사용하여 증착박막들이 순차적으로 한 번에 증착되게 하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  6. 반도체 소자의 소자분리 산화막 형성방법에 있어서, 실리콘 기판 상부에 패드 산화막을 형성하고, 그 상부에 제1 실리콘 질화막을 형성하는 공정과, 상기 제1 실리콘 질화막 상부에 폴리실리콘을 소정두께 증착하는 공정과, 상기 폴리실리콘층을 상부에 제2 실리콘 질화막을 형성하는 공정과, 전체구조 상부에 감광막을 코팅하는 단계와, 상기 감광막을 노광 및 현상하여 소자분리 패턴을 형성하는 공정과, 상기 소자분리 감광막 패턴을 식각 장벽으로하여 제2 실리콘 질화막을 식각하는 공정과, 폴리실리콘이 드러난 상태에서 상기 감광막 패턴을 제거하는 공정과, 전체 구조 상부에 산화막을 일정 두께로 증착한 후, 상기 산화막을 전면식각하여 상기 제2 실리콘 질화막 측벽에 사화막 스페이서를 형성하는 공정과, 상기 산화막 스페이서를 식각장벽으로하여 폴리실리콘, 제1 실리콘 질화막, 패드 산화막을 차례로 식각하는 공정과, 노출된 실리콘 표면을 소정깊이 식각하는 공정과, 소자분리 산화막을 성장시키는 공정으로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  7. 제6항에 있어서, 상기 패드 산화막은 질소성분이 함유되어 있는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  8. 제6항에 있어서, 상기 스페이서는 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  9. 제6항에 있어서, 상기 제2 실리콘 질화막 식각시 그 하부의 폴리실리콘을 일정두께 식각한 후 스페이서를 형성하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  10. 제6항에 있어서, 상기 실리콘 기판 상부에 패드 산화막, 제1 실리콘 질화막, 폴리실리콘, 제2 실리콘 질화막을 차례로 증착할 경우, 동일한 한 장비내에서 한 번에 증착하되, 한 튜브내에서 개스만 따로 사용하여 증착박막들이 순차적으로 한 번에 증착되게 하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  11. 제6항에 있어서, 패드 산화막을 따로 형성하지 않고 패드 라이트라이드 형성시 한챔버(Chanber) 내에서 산소 개스를 흘린 뒤 패드 라이트라이드를 중착하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960023802A 1996-06-26 1996-06-26 반도체 소자의 소자분리 산화막 형성방법 KR100203902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023802A KR100203902B1 (ko) 1996-06-26 1996-06-26 반도체 소자의 소자분리 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023802A KR100203902B1 (ko) 1996-06-26 1996-06-26 반도체 소자의 소자분리 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR980006048A true KR980006048A (ko) 1998-03-30
KR100203902B1 KR100203902B1 (ko) 1999-06-15

Family

ID=19463467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023802A KR100203902B1 (ko) 1996-06-26 1996-06-26 반도체 소자의 소자분리 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100203902B1 (ko)

Also Published As

Publication number Publication date
KR100203902B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100424533B1 (ko) 반사방지 코팅을 사용하는 절연
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR940001352A (ko) 트렌치 소자분리막 제조방법
KR950004972B1 (ko) 반도체 장치의 필드산화막 형성 방법
JPS61214446A (ja) 半導体装置の製造方法
KR980006048A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR950029850A (ko) 반도체 소자의 필드산화막 형성 방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR930018690A (ko) 반도체장치의 제조방법
KR980006043A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR100253268B1 (ko) 반도체 소자 절연방법
KR960002742A (ko) 반도체소자의 제조방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR950021366A (ko) 반도체 장치의 소자분리막 형성방법
KR960026608A (ko) 반도체 소자의 필드산화막 형성방법
KR20050064228A (ko) 반도체소자의 소자분리막 형성방법
KR0183971B1 (ko) 반도체소자 분리방법
KR970008623A (ko) 반도체 메모리장치 제조방법
KR930011159A (ko) 반도체장치의 소자분리구조 및 그 제조방법
KR970053423A (ko) 반도체 소자의 소자 분리 절연막 제조방법
KR950021401A (ko) 트렌치형 소자분리막 제조방법
JPS63127555A (ja) 半導体装置の製造方法
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR950001411A (ko) 폴리실리콘막 식각방법
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee