KR970072451A - 이이피롬 소자의 제조방법 - Google Patents
이이피롬 소자의 제조방법 Download PDFInfo
- Publication number
- KR970072451A KR970072451A KR1019960013442A KR19960013442A KR970072451A KR 970072451 A KR970072451 A KR 970072451A KR 1019960013442 A KR1019960013442 A KR 1019960013442A KR 19960013442 A KR19960013442 A KR 19960013442A KR 970072451 A KR970072451 A KR 970072451A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- oxide film
- tunneling oxide
- semiconductor substrate
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
반도체 기판에 터널링 산화막, 부유 게이트 전극, 층간 절연막 및 제어 게이트 전극을 순차적으로 형성하고, 부유 게이트 전극, 층간 절연막 제어 게이트 전극의 양측 기판부위에 소오스 드레인 전극을 형성하는 이이피롬 소자의 제조방법에 있어서, 상기 반도체 기판상에 터널링 산화막을 형성하는 단계 이전에, 반도체 기판의 채널 예정 영역을 제외한 부분을 국부 산화시키고, 국부 산화된 부분을 제거하여, 채널 예정 영역과 국부 산화막이 제거된 부분간에 굴곡 부위를 형성한 다음, 터널링 산화막을 형성하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명의 이이피롬 제조방법을 설명하기 위한 각 제조 공정별 단면도.
Claims (6)
- 반도체 기판에 터널링 산화막, 부유 게이트 전극, 층간 절연막 및 제어 게이트 전극을 순차적으로 형성하고, 부유 게이트 전극, 층간 절연막 제어 게이트 전극의 양측 기판부위에 소오스 드레인 전극을 형성하는 이이피롬 소자의 제조방법에 있어서, 상기 반도체 기판상에 터널링 산화막을 형성하는 단계 이전에, 반도체 기판의 채널 예정 영역을 제외한 부분을 국부 산화시키고, 국부 산화된 부분을 제거하여, 채널 예정 영역과 국부 산화막이 제거된 부분간에 굴곡 부위를 형성한 다음, 터널링 산화막을 형성하는 것을 특징으로 하는 이이피롬 소자의 제조방법.
- 제1항에 있어서, 상기 국부 산화막의 두께는 3000 내지 7000Å인 것을 특징으로 하는 이이피롬 소자의 제조방법.
- 제1항에 있어서, 상기 터널링 산화막은 드레인 전극 상부에 요홈 부위를 갖는 것을 특징으로 하는 이이피롬 소자의 제조방법.
- 제3항에 있어서, 상기 요홈부위는, 드레인 전극 상부의 터널링 산화막의 일부분이 노출되도록 마스크 패턴을 형성하고, 마스크 패턴에 의하여 터널링 산화막이 100Å 정도 잔존하도록 과소 식각하여 형성하는 것을 특징으로 하는 이이피롬 소자의 제조방법.
- 제1항 또는 제3항에 있어서, 상기 터널링 산화막에 요홈 부위를 형성하는 단계 이후, 어닐링 공정을 부가적으로 실시하는 것을 특징으로 하는 이이피롬 소자의 제조방법.
- 제1항에 있어서, 상기 소오스, 드레인 전극을 형성하기 위하여는, 고농도 불순물을 7 내지 15°틸트하여 이온 주입하는 것을 특징으로 하는 이이피롬 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013442A KR100204420B1 (ko) | 1996-04-29 | 1996-04-29 | 이이피롬 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013442A KR100204420B1 (ko) | 1996-04-29 | 1996-04-29 | 이이피롬 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072451A true KR970072451A (ko) | 1997-11-07 |
| KR100204420B1 KR100204420B1 (ko) | 1999-06-15 |
Family
ID=19457044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960013442A KR100204420B1 (ko) | 1996-04-29 | 1996-04-29 | 이이피롬 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204420B1 (ko) |
-
1996
- 1996-04-29 KR KR1019960013442A patent/KR100204420B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100204420B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006013A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR940012648A (ko) | 상보형 반도체장치 및 그 제조방법 | |
| KR960005896A (ko) | 박막트랜지스터 제조방법 | |
| KR100286731B1 (ko) | 플래시메모리제조방법 | |
| KR100200512B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR970077229A (ko) | 반도체 장치의 제조 방법 | |
| KR960042923A (ko) | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR970067894A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR920001750A (ko) | 반도체 장치 및 그 제조방법 | |
| US20030042544A1 (en) | Semiconductor device having a shallow trench isolation and method of fabricating the same | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| KR970072451A (ko) | 이이피롬 소자의 제조방법 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| KR19980077231A (ko) | 반도체소자의 격리막 및 그 형성방법 | |
| KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH04206732A (ja) | 薄膜トランジスタ | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR100398039B1 (ko) | 플래쉬메모리소자의제조방법 | |
| KR930017190A (ko) | 반도체 기억장치 및 그의 제조방법 | |
| KR960005998A (ko) | 반도체 소자 및 그 제조방법 | |
| KR960039443A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
| KR970077738A (ko) | 산소이온 주입공정을 이용한 박막트랜지스터의 제조방법 | |
| JPH05315624A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH04145666A (ja) | 電気的に消去書込み可能な不揮発性半導体記憶装置 | |
| KR950004529A (ko) | 불휘발성 반도체 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |