KR970052846A - 인터폴리 절연막 형성방법 - Google Patents

인터폴리 절연막 형성방법

Info

Publication number
KR970052846A
KR970052846A KR1019950061323A KR19950061323A KR970052846A KR 970052846 A KR970052846 A KR 970052846A KR 1019950061323 A KR1019950061323 A KR 1019950061323A KR 19950061323 A KR19950061323 A KR 19950061323A KR 970052846 A KR970052846 A KR 970052846A
Authority
KR
South Korea
Prior art keywords
film
forming
oxide film
nitride
insulation film
Prior art date
Application number
KR1019950061323A
Other languages
English (en)
Other versions
KR0164514B1 (ko
Inventor
김경태
김창진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950061323A priority Critical patent/KR0164514B1/ko
Priority to JP8186329A priority patent/JPH09186258A/ja
Publication of KR970052846A publication Critical patent/KR970052846A/ko
Application granted granted Critical
Publication of KR0164514B1 publication Critical patent/KR0164514B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 인터폴리 절연막 형성방법에 관한 것으로서, 특히 하부 폴리실리콘층의 표면을 산화시켜서 폴리산화막을 형성하는 단계; 폴리산화막 상에 700℃ 미만의 온도조건에서 분당 7Å 미만의 성막비율로 질화막을 형성하는 단계; 질화막의 표면을 산화시켜서 질화산화막을 형성하는 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 질화산화막의 형성시 전체적으로 균일한 질화산화막을 얻을 수 있다.

Description

인터폴리 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 인터폴리 절연막의 TDDB평가를 나타낸 그래프선도.

Claims (4)

  1. 하부 폴리실리콘층과 상부 폴리실리콘층의 사이에 절연막을 형성하는 방법에 있어서, 상기 하부 폴리실리콘층의 표면을 산화시켜서 폴리산화막을 형성하는 단계; 상기 폴리산화막 상에 700℃ 미만의 온도조건에서 분당 7Å 미만의 성막비율로 질화막을 형성하는 단계; 및 상기 질화막의 표면을 산화시켜서 질화산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 인터폴리 절연막 형성방법.
  2. 제1항에 있어서, 상기 질화막을 형성하는 바람직한 온도 조건은 680±20℃인 것을 특징으로 하는 인터폴리 절연막 형성방법.
  3. 제1항에 있어서, 상기 질화막의 바람직한 성막비율은 분당 3~4Å인 것을 특징으로 하는 인터폴리 절연막형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
  4. 제1항에 있어서, 상기 질화막의 바람직한 성막비율은 분당 3∼4Å인 것을 특징으로 하는 인터폴리 절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950061323A 1995-12-28 1995-12-28 인터폴리 절연막 형성방법 KR0164514B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950061323A KR0164514B1 (ko) 1995-12-28 1995-12-28 인터폴리 절연막 형성방법
JP8186329A JPH09186258A (ja) 1995-12-28 1996-07-16 インターポリ絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061323A KR0164514B1 (ko) 1995-12-28 1995-12-28 인터폴리 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970052846A true KR970052846A (ko) 1997-07-29
KR0164514B1 KR0164514B1 (ko) 1999-02-01

Family

ID=19445871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061323A KR0164514B1 (ko) 1995-12-28 1995-12-28 인터폴리 절연막 형성방법

Country Status (2)

Country Link
JP (1) JPH09186258A (ko)
KR (1) KR0164514B1 (ko)

Also Published As

Publication number Publication date
JPH09186258A (ja) 1997-07-15
KR0164514B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
EP1463121A4 (en) SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR960042936A (ko) 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법
KR980005778A (ko) 백금막의 식가방법 및 이를 이용한 백금-폴리실리콘 게이트 형성방법
KR970052846A (ko) 인터폴리 절연막 형성방법
KR960005797A (ko) 반도체소자 배선 형성방법
KR960019575A (ko) 반도체 소자의 유전체막 형성방법
JPS5556660A (en) Manufacture of charge-coupled device
KR970008411A (ko) 다결정 규소 산화 게이트 절연층 및 그 제조 방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR970053841A (ko) 반도체 소자의 유전체막 형성방법
KR980005444A (ko) 폴리사이드 게이트 형성방법
KR980006429A (ko) 반도체장치의 제조방법
KR960002520A (ko) 반도체 소자의 층간 절연막 형성방법
KR910010667A (ko) 접속형성방법
KR970030452A (ko) 산화막과 질화막으로 이루어진 충간절연막의 식각방법
KR970054065A (ko) 커패시터 제조방법
KR890007397A (ko) 금속막의 힐록 생성억제를 위한 반도체 장치의 제조방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR940008081A (ko) 반도체 장치 및 그 제조방법
KR970024192A (ko) 반도체 장치 및 그 제조방법
KR960032566A (ko) 평탄화 절연막 형성방법
KR940016450A (ko) 저온 산화필름을 사용한 소자분리용 절연막 제조방법
KR970030341A (ko) 콘택 스페이서 형성방법
KR960043094A (ko) 소자분리막 형성방법에 따른 게이트절연막 형성방법
KR980005831A (ko) 반도체 소자의 층간 절연막 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee