KR940008081A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR940008081A
KR940008081A KR1019920016152A KR920016152A KR940008081A KR 940008081 A KR940008081 A KR 940008081A KR 1019920016152 A KR1019920016152 A KR 1019920016152A KR 920016152 A KR920016152 A KR 920016152A KR 940008081 A KR940008081 A KR 940008081A
Authority
KR
South Korea
Prior art keywords
semiconductor device
dielectric film
film
dielectric
electrode
Prior art date
Application number
KR1019920016152A
Other languages
English (en)
Other versions
KR960010000B1 (ko
Inventor
김성태
강성훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920016152A priority Critical patent/KR960010000B1/ko
Publication of KR940008081A publication Critical patent/KR940008081A/ko
Application granted granted Critical
Publication of KR960010000B1 publication Critical patent/KR960010000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 캐퍼시터를 포함하는 반도체 장치와 그 제조방법에 관한 것으로 도전물질로 된 제1전극상에 산화막으로 된 제1유전막과, 상기 제1유전막상에 상기 산화막의 표면일부가 질화되어 형성된 제2유전막과, 상기 제2유전막상에 고유전물질의 제3유전막이 형성되어 있는 것을 특징으로 한다.
본 발명에 의하면 상기 질화막의 존재로 인하여 유전막의 박막화가 가속되며 Ta2O5막의 누설전류 밀도가 감소되어 유전용량이 크고 신뢰성이 높은 반도체 장치를 얻을 수 있다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(A)∼(C)는 본 발명에 의한 캐퍼시터의 제조공정을 나타내는 단면도.

Claims (16)

  1. 도전물질로 된 제1전극과 제2전극사이에 유전막이 형성되어 이루어진 캐퍼시터를 포함하는 반도체 장치에 있어서, 상기 유전막의 구조가 상기 제1전극상에 산화막으로 된 제1유전막과, 상기 제1유전막상에 상기 산화막의 표면일부가 질화되어 형성된 제2유전막과, 상기 제2유전막상에 형성된 고유전물질의 제3유전막으로 이루어진 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1유전막과 제2유전막을 합친 두께가 10∼40Å범위 내인 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 제2유전막만의 두께가 제1,2유전막의 합친 두께의 10∼90%범위내인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제2유전막인 Si3N4,SiON중 어느 하나 이상으로 된 질화막임을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 제3유전막은 금속산화물임을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 천이금속산화물은 Ta2O5임을 특징으로 하는 반도체 장치.
  7. 도전물질로 된 제1전극과 제2전극사이에 유전막이 형성되어 이루어진 캐퍼시터를 포함하는 반도체 장치의 제조방법에 있어서, 상기 제1전극상에 산화막을 형성시켜주는 제1공정과, 상기 산화막의 표면 일부를 질화시켜주는 제2공정과, 상기 질화된 표면상에 고유전물질의 유전막을 형성시켜주는 제3공정과, 상기 유전막상에 상기 제2전극을 형성시켜주는 제4공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제7항에 있어서, 상기 제1전극을 다결정실리콘, 단결정 실리콘, 텅스텐, 타타늄나이트라이드중 어느 하나를 사용하여 이루어진 것임을 특징으로 하는 반도체 장치의 제조방법.
  9. 제7항에 있어서, 상기 제1공정의 산화막의 두께가 10∼40Å범위내인 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제7항에 있어서, 상기 제1공정의 산화막 형성은 열산화법, 습식산화법 또는 CVD산화법을 사용하여 이루어진 것임을 특징으로 하는 반도체 장치의 제조방법.
  11. 제10항에 있어서, 상기 습식산화법을 이용한 산화막 형성시 NH4OH,HCI,H2SO4,HNO3중 어느 하나를 H2O2,H2O와 같이 사용한 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제7항에 있어서,상기 제2공정의 질화를 위해 NH3가스를 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제7항에 있어서, 상기 제2공정의 질화되는 두께는 상기 제2공정의 산화막 두께의 10∼90%범위내인 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제7항에 있어서, 상기 제3공정의 유전막은 천이금속 산화물임을 특징으로 하는 반도체 장치의 제조방법.
  15. 제14항에 있어서, 상기 천이금속산화물은 Ta2O5임을 특징으로 하는 반도체 장치의 제조방법.
  16. 제7항에 있어서, 상기 제3공정 후 오존(O3) 분위기 하에 어닐링과 건조산(O2) 분위기하에 어닐링을 시켜준후 상기 제4공정을 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920016152A 1992-09-04 1992-09-04 반도체 장치의 제조방법 KR960010000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920016152A KR960010000B1 (ko) 1992-09-04 1992-09-04 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920016152A KR960010000B1 (ko) 1992-09-04 1992-09-04 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR940008081A true KR940008081A (ko) 1994-04-28
KR960010000B1 KR960010000B1 (ko) 2020-04-02

Family

ID=19339108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016152A KR960010000B1 (ko) 1992-09-04 1992-09-04 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR960010000B1 (ko)

Also Published As

Publication number Publication date
KR960010000B1 (ko) 2020-04-02

Similar Documents

Publication Publication Date Title
US5468687A (en) Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
KR100207467B1 (ko) 반도체 장치의 커패시터 제조 방법
US6821873B2 (en) Anneal sequence for high-κ film property optimization
US7109559B2 (en) Nitrided ultra thin gate dielectrics
KR0131448B1 (ko) 캐패시터 절연막을 갖는 반도체 장치 및 그 제조방법
JPH0379869B2 (ko)
KR880011887A (ko) 다층 산화 실리콘 질화 실리콘 유전체의 반도체 장치 및 그의 제조방법
JPH10135207A (ja) Ｎ２ｏガスを用いた薄膜形成方法
KR950007123A (ko) 메모리 커패시터를 구비한 반도체 장치의 제조 방법
KR940008081A (ko) 반도체 장치 및 그 제조방법
JPH05190796A (ja) ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
KR940012609A (ko) 디램셀의 저장전극 제조방법
JP3197033B2 (ja) 半導体装置の製造方法
KR950030397A (ko) 반도체 소자의 캐패시터 형성방법
KR0138125B1 (ko) 트랜지스터의 게이트 유전막 형성 방법
KR970077321A (ko) 반도체장치의 다층 절연막 형성방법
US6413787B1 (en) Method for fabricating dielectric film
KR970018593A (ko) 플라즈마 암모니아 처리를 구비한 반도체장치의 제조방법
JP3048445B2 (ja) 半導体装置の製造方法
JPH033357A (ja) 半導体装置
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR960039188A (ko) 반도체 소자의 유전체막 형성방법
KR980006429A (ko) 반도체장치의 제조방법
KR960019575A (ko) 반도체 소자의 유전체막 형성방법
KR950027910A (ko) 반도체 소자의 캐패시터 유전막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee