KR950027910A - 반도체 소자의 캐패시터 유전막 형성방법 - Google Patents

Abstract

본 발명은 폴리실리콘막으로 이루어지는 전하저장전극과 플레이트전극 사이에 형성되는 반도체 소자의 캐패시터 유전막 형성 방법에 있어서, 전하저장전극 상에 제1 Ta₂O₅막(4)을 형성하는 단계; 상기 제1Ta₂O₅막(3) 상에 제1 SiO₂막(4)을 형성하는 단계; 상기 제1 SiO₂(4)상에 제2Ta₂O₅막(5)을 형성하고 플레이트전극(7)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 유전막 형성 방법에 관한 것으로, 높은 유전상수와 적은 누설전류를 가지는 유전막을 형성할 수 있어, 소집적 소자에서의 우수한 캐패시터 유전막을 얻을 수 있는 효과가 있다.

Description

반도체 소자의 캐패시터 유전막 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 유전막(Ta₂o₅/SiO₂/Ta₂O₅)의 에너지 밴드 다이어그램,

제2A도 내지 제2D도는 본 발명에 따른 유전막을 사용한 캐패시터 제조 공정 단면도.

Claims (5)

1. 폴리실리콘막으로 이루어지는 전하저장전극과 플레이트전극 사이에 형성되는 반도체소자의 캐패시터 유전막 형성 방법에 있어서, 전하저장전극(1)상에 제1 Ta₂O₅막(3)을 형성하는 단계; 상기 제1 Ta₂O₅막(3)상에 제1 SiO₂막(4)을 형성하는 단계; 상기 제1 SiO₂막(4)상에 제2 Ta₂O₅막(5)을 형성하고 플레이트전극(7)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 유전막 형성 방법.
2. 제1항에 있어서, 상기 제1 Ta₂O₅막(3)상에 제1 SiO₂(4)막을 형성하는 단계는 상기 제1 Ta₂O₅막(3) 상에 Si만을 증착한 후 열처리 공정을 하여 Si를 산화시켜 제1 SiO₂(4)막을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 유전막 형성방법.
3. 제1항에 있어서, 상기 제1Ta₂O₅막(3)상에 제1 SiO₂막(4)을 형성하는 단계는 상기 제1Ta₂O₅막(3)상에 HTO(High temperature oxide)형성방법으로 제1 SiO₂막(4)을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 유전막 형성 방법.
4. 제1항에 있어서, 상기 전하저장전극(1)상에 상기 제1 Ta₂O₅(3)막을 형성하는 단계는 전하저장전극(1) 상에 상기 제1 Ta₂O₅막(3)을 형성하고 산소 분위기 튜브에서 어닐링 하여 상기 제1 Ta₂O₅막(3)과 전하저장전극(1)사이에 제2 SiO₂막(2)을 형성하는 단계를 더 포함하고 있는 것을 특징으로 하는 반도체 소자의 캐패시터 유전막 형성방법.
5. 제1항에 있어서, 상기 제1 SiO₂막(4)상에 제2Ta₂O₅막(5)을 형성하고 플레이트전극(7)을 형성하는 단계는 상기 제2 Ta₂O₅막(5)을 형성한 후에 플레이트전극(7)을 형성하고 N₂분위기에서 어닐링하여 Ta₂O₅막(5)과 플레이트전극(7) 사이에 제3 SiO₂막(6)을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의캐패시터 유전막 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.