JPH033357A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH033357A
JPH033357A JP13887189A JP13887189A JPH033357A JP H033357 A JPH033357 A JP H033357A JP 13887189 A JP13887189 A JP 13887189A JP 13887189 A JP13887189 A JP 13887189A JP H033357 A JPH033357 A JP H033357A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
capacitor
nitride film
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13887189A
Other languages
English (en)
Other versions
JP2795904B2 (ja
Inventor
Momoko Takemura
竹村 モモ子
Shigehiko Kaji
成彦 梶
Yuichi Mikata
見方 裕一
Takahiko Moriya
守屋 孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1138871A priority Critical patent/JP2795904B2/ja
Publication of JPH033357A publication Critical patent/JPH033357A/ja
Application granted granted Critical
Publication of JP2795904B2 publication Critical patent/JP2795904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置に関し、特にキャパシタを備えた
半導体装置に係わる。
(従来の技術) 従来、半導体装置、例えばダイナミックメモリの記憶素
子として機能するキャパシタの絶縁膜には、シリコン基
板を熱酸化して形成した酸化珪素膜(S i O2膜)
が用いられている。特に、ダイナミックメモリの高集積
化に伴いキャパシタの面積を縮小させつつ容量を増大さ
せることが要望され、前記St、、膜を薄膜化すること
が行われている。しかしながら、5102膜を薄膜化す
ると膜の欠陥が増大したり、或いは可動イオンの影響が
大きくなったりして再現性よく耐圧の良好な絶縁膜を得
ることが困難であった。
このようなことから、5in2より誘電率の大きい窒化
珪素(Si3N4)を絶縁膜として用いたキャパシタが
知られている。具体的には、シリコン基板上に熱酸化に
より5in2薄膜を形成し、この薄膜上にSiH4とN
H,を原料ガスとした減圧CVD法により窒化珪素膜を
成膜した後、該窒化珪素膜の表面を熱酸化してSiO2
/Si3N、/SiO,の三層構造の絶縁膜を形成し、
更にこの絶縁膜上に多結晶シリコンからなる電極を形成
して前記基板を一方の電極とし、該基板と前記電極の間
に絶縁膜が配置された構造のキャパシタを作製する。か
かるキャパシタでは、SiO2/Sii N4/SiO
2の三層構造の絶縁膜が5i02換算で同厚さの5i0
2膜を絶縁膜とした場合に比べて平均的な絶縁破壊電界
値が高く、かつ耐圧特性が向上される。しかしながら、
絶縁破壊電界値が低いものもかなりあり、耐圧特性の良
好なタイナミックメモリの歩留まりが低いという問題が
あった。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされたも
ので、絶縁破壊電界値が高く、耐圧特性が優れたキャパ
シタを備えた高信頼性の半導体装置を提供しようとする
ものである。
[発明の構成] (課題を解決するための手段) 本発明は、塩素をlXIO20原子/ca’〜4X10
2°原子/c+g3含む窒化珪素膜を絶縁膜とするキャ
パシタを具備したことを特徴とする半導体装置である。
上記塩素を含む窒化珪素膜は、例えば 5iH2CJ22とNH,を原料ガスとした減圧CVD
法により成膜される。かかる窒化珪素膜中の塩素量を限
定した理由は、その量をlXIO2°原子/cra’未
満にするとアルカリイオン等の可動イオンのゲッタ効果
が不十分となり耐圧特性の優れたキャパシタを得ること
が困難となり、かといってその量が4X 10”原子/
Cff13をこえると窒化珪素の組成比が変化して耐圧
特性劣化を招くからである。
また、上記絶縁膜は前記窒化珪素膜と、この窒化珪素膜
の片面又は両面に配置された酸化珪素膜とから構成され
る。このように絶縁膜を二層又は三層構造にする場合4
こは窒化珪素膜の厚さを40〜200人、酸化珪素膜の
厚さを40〜200人とすることが望ましい。
(作用) 本発明によれば、キャパシタの絶縁膜として塩素をlX
l0”原子/Cl13〜4X to2°i子/c+e3
含む窒化珪素膜を用いることによって、絶縁膜中のアル
カリイオン等の可動イオンをゲッタすると共に、酸化等
の熱処理工程で生じる欠陥を緩和する効果により再現性
のよい絶縁破壊電界値の向上による耐圧特性の向上化が
なされたキャパシタを備えた半導体装置を得ることでき
る。
(実施例) 以下、本発明の実施例を図面を参照して詳細に説明する
第1図は、シリコン基板にキャパシタを作製した状態を
示す断面図であり、図中の1は5Ω/口のp型シリコン
基板であり、この基板1表面には塩化水素を添加したド
ライ酸素雰囲気で熱酸化することにより厚さ70人の5
in2膜2が被覆されている。このSiO□膜2上には
、減圧CVD法により成膜された厚さ80人の窒化珪素
膜3が被覆されている。窒化珪素膜は、下記第1表に示
す原料ガス組成(SiHzCΩ2:NHi)、圧力及び
温度の条件で成膜した。また、同第1表には窒化珪素膜
中の塩素量(厚さ 500人に成膜した時の値)を蛍光
X線法により定量分析した結果を併記する。更に、シリ
コン基板上に下記第1表のCの条件で厚さ 500人の
窒化珪素膜を直接形成した構造のものをS IMSによ
り深さ方向に分析した時のCfI等の濃度ブロワ・アイ
ルを第2図に示す。前記窒化珪素膜3表面には、微量の
水蒸気を含むArガス中で酸化することにより厚さ30
人の5in2膜4が形成されている。前記SiO2/S
 13 N4 /S t02の三層構造の絶縁膜上には
、多結晶シリコンンからなる電極5が設けられ、キャパ
シタを構成している。
第  1  表 上記第1表に示すA−Fの窒化珪素膜が5i02膜で挟
まれた絶縁膜を有する第1図図示のキャパシタについて
破壊電界が15MV/cI11以上の良品頻度を測定し
た。その結果を第3図に示す。
この第3図から明らかなように塩素をix 1o20原
子/C113〜4X 1020原子/Cl13含む窒化
珪素膜が5i02膜で挟まれた絶縁膜を有するキャパシ
タは前記塩素量の範囲を外れる窒化珪素膜を有する同構
造のキャパシタに比べて良品頻度が高く、高い歩留まり
が得られることがわかる。
[発明の効果〕 以上詳述した如く、本発明によれば絶縁破壊電界値が高
く、耐圧特性が優れたキャパシタを備えた高信頼性の半
導体装置を提供できる。
【図面の簡単な説明】
第1図は本発明の実施例におけるキャパシタを示す断面
図、第2図はシリコン基板上に第1表のCの条件で厚さ
 500人の窒化珪素膜を直接形成した構造のものをS
IMSにより深さ方向に分析した時のC9等の濃度プロ
ファイルを示す説明図、第3図は本実施例の各キャパシ
タにおける破壊電界が15M V / am以上の良品
頻度を示す特性図である。 ■・・・シリコン基板、2.4・・・5i02膜、3・
・・窒化珪素膜、5・・・電極。

Claims (2)

    【特許請求の範囲】
  1. (1)塩素を1×10^2^0原子/cm^3〜4×1
    0^2^0原子/cm^3含む窒化珪素膜を絶縁膜とす
    るキャパシタを具備したことを特徴とする半導体装置。
  2. (2)前記絶縁膜は前記窒化珪素膜と、この窒化珪素膜
    の片面又は両面に配置された酸化珪素膜とから構成され
    ることを特徴とする請求項1記載の半導体装置。
JP1138871A 1989-05-31 1989-05-31 半導体装置 Expired - Lifetime JP2795904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1138871A JP2795904B2 (ja) 1989-05-31 1989-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1138871A JP2795904B2 (ja) 1989-05-31 1989-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH033357A true JPH033357A (ja) 1991-01-09
JP2795904B2 JP2795904B2 (ja) 1998-09-10

Family

ID=15232061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1138871A Expired - Lifetime JP2795904B2 (ja) 1989-05-31 1989-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2795904B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794506A (ja) * 1993-09-21 1995-04-07 Nec Corp 半導体装置の製造方法
US6300187B2 (en) 1998-11-24 2001-10-09 Micron Technology, Inc. Capacitor and method of forming a capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244165A (ja) * 1986-04-16 1987-10-24 Nec Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244165A (ja) * 1986-04-16 1987-10-24 Nec Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794506A (ja) * 1993-09-21 1995-04-07 Nec Corp 半導体装置の製造方法
US6300187B2 (en) 1998-11-24 2001-10-09 Micron Technology, Inc. Capacitor and method of forming a capacitor
US6313496B1 (en) * 1998-11-24 2001-11-06 Micron Technology, Inc. Capacitor and method of forming a capacitor

Also Published As

Publication number Publication date
JP2795904B2 (ja) 1998-09-10

Similar Documents

Publication Publication Date Title
JPS58220457A (ja) 誘電体材料の形成方法
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JPH0869998A (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
US6599807B2 (en) Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics
KR20020049389A (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터제조방법
JPH11220097A (ja) 集積回路内にコンデンサを製造する方法
JPH0529576A (ja) 誘電素子
US7064052B2 (en) Method of processing a transistor gate dielectric film with stem
JPH033357A (ja) 半導体装置
US5989718A (en) Dielectric diffusion barrier
JPH06101466B2 (ja) シリコン層上に2酸化シリコンの絶縁誘電体層を作る方法
JPH05190796A (ja) ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
JP2796293B2 (ja) 半導体装置及びその製造方法
US20010013616A1 (en) Integrated circuit device with composite oxide dielectric
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
JPS61295644A (ja) 半導体装置の製造方法
JP2993536B2 (ja) 半導体装置の製造方法
JPH07335768A (ja) 半導体素子におけるキャパシタ絶縁膜の製造方法
JPS63229742A (ja) 半導体装置の製造方法
JPS609155A (ja) 記憶装置
JPH02268412A (ja) キャパシタの製造方法
JP2943383B2 (ja) 半導体装置の製造方法
JPS62219659A (ja) Mos型半導体記憶装置
JPH01308078A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

EXPY Cancellation because of completion of term