KR970052267A - 미세 콘택홀 형성 방법 - Google Patents

미세 콘택홀 형성 방법 Download PDF

Info

Publication number
KR970052267A
KR970052267A KR1019950050939A KR19950050939A KR970052267A KR 970052267 A KR970052267 A KR 970052267A KR 1019950050939 A KR1019950050939 A KR 1019950050939A KR 19950050939 A KR19950050939 A KR 19950050939A KR 970052267 A KR970052267 A KR 970052267A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
mask pattern
fine
contact
Prior art date
Application number
KR1019950050939A
Other languages
English (en)
Other versions
KR100365742B1 (ko
Inventor
이병석
서원준
김상욱
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050939A priority Critical patent/KR100365742B1/ko
Publication of KR970052267A publication Critical patent/KR970052267A/ko
Application granted granted Critical
Publication of KR100365742B1 publication Critical patent/KR100365742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 미세 콘택홀 형성 방법에 있어서; 층간절연막 상에 콘택 마스크 패턴을 형성하는 단계; 상기 콘택 마스크 패턴 측벽에 폴리머 스페이서를 형성하는 단계; 상기 콘택 마스크 패턴 및 상기 폴리머 스페이서를 식각장벽으로 상기 층간절연막을 식각하여 콘택 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 콘택홀 형성 방법에 관한 것으로, 반도체 소자의 미세 콘택홀 형성시, i-라인 스테퍼로 콘택마스크 패턴을 형성하더라도 콘택 식각후 하부 폴리실리콘 패턴이 노출을 방지하여, 소자의 수율을 증대시킬 수 있으며, 아울러 콘택홀 마스크 작업시 미스 얼라인과 콘택홀 CD에 대한 마진(Margin)을 확보할 수 있어, 기존의 i-라인 스테퍼를 가지고 0.3㎛이하의 크기를 갖는 미세 콘택홀을 형성하는 효과가 있다.

Description

미세 콘택홀 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 일실시예에 따른 미세 콘택홀 형성 공정도.

Claims (6)

  1. 반도체 소자의 미세 콘택홀 형성 방법에 있어서; 층간절연막 상에 콘택 마스크 패턴을 형성하는 단계; 상기 콘택 마스크 패턴 측벽에 폴리머 스페이서를 형성하는 단계; 상기 콘택 마스크 패턴 및 상기 폴리머 스페이서를 식각장벽으로 상기 층간절연막을 식각하여 콘택 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
  2. 제1항에 있어서; 상기 콘택 마스크 패턴은 i-라인 스테퍼를 이용하여 형성되는 것을 특징으로 하는 미세 콘택홀 형성 방법.
  3. 제1항에 있어서; 상기 콘택홀 크기가 0.3㎛이하인 것을 특징으로 하는 미세 콘택홀 형성 방법.
  4. 제1항에 있어서; 상기 폴리머 스페이서는 폴리머 증착하고 다시 전면식각하여 형성하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
  5. 제4항에 있어서, 상기 폴리머 증착은 AMAT사(社)의 C-5300장비를 사용하며 증착 조건은 소오스 파워를 1500~3000W, 바이어스 파워를 O W, C2F6를 20~50sccm, 루프(ROOF) 온도를 200~280℃, 벽(WALL)온도를 180~250℃, 척온도를 -20~+20℃, 또로틀 밸브 스텝을 10~80%로 하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
  6. 제5항에 있어서, 상기 전면식각은 AMAT사(社)의 C-5300장비를 사용하며 증착 조건은 소오스 파워 1500~3000W, 바이어스 파워 300~1800W, O210~100sccm, Ar O-100sccm, 루프 온도 200~280℃, 벽 온도 180~250℃, 척온도를 -20~+20℃, 또로틀 밸브 스텝을 50~100%로 하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050939A 1995-12-16 1995-12-16 반도체소자의콘택홀형성방법 KR100365742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050939A KR100365742B1 (ko) 1995-12-16 1995-12-16 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050939A KR100365742B1 (ko) 1995-12-16 1995-12-16 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR970052267A true KR970052267A (ko) 1997-07-29
KR100365742B1 KR100365742B1 (ko) 2003-03-03

Family

ID=37491054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050939A KR100365742B1 (ko) 1995-12-16 1995-12-16 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100365742B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478487B1 (ko) * 2002-11-08 2005-03-28 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR20160052836A (ko) 2014-10-24 2016-05-13 김재식 과일 및 채소즙을 이용한 뻥튀기쌀의 제조방법
KR101657406B1 (ko) 2015-04-09 2016-09-13 김진식 우산 고로쇠 수액을 이용한 뻥튀기 쌀의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474546B1 (ko) * 1999-12-24 2005-03-08 주식회사 하이닉스반도체 반도체소자의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135184A (ja) * 1993-11-11 1995-05-23 Nec Corp 多層配線の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478487B1 (ko) * 2002-11-08 2005-03-28 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR20160052836A (ko) 2014-10-24 2016-05-13 김재식 과일 및 채소즙을 이용한 뻥튀기쌀의 제조방법
KR101657406B1 (ko) 2015-04-09 2016-09-13 김진식 우산 고로쇠 수액을 이용한 뻥튀기 쌀의 제조방법

Also Published As

Publication number Publication date
KR100365742B1 (ko) 2003-03-03

Similar Documents

Publication Publication Date Title
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
KR970052267A (ko) 미세 콘택홀 형성 방법
KR970054249A (ko) 마스크롬 제조방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
JPH0547784A (ja) ゲ−ト電極の形成方法
KR970052383A (ko) 반도체장치의 자기정렬 콘택 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR970030387A (ko) 반도체 장치의 콘택 형성방법
KR950021078A (ko) 반도체장치의 제조방법
KR960019600A (ko) 트랜지스터 형성 방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
JPH04340716A (ja) ドライエッチング方法
KR970053068A (ko) 반도체 소자의 제조방법
KR970054433A (ko) 모스 트랜지스터 및 그 제조 방법
KR970053473A (ko) 반도체소자의 소자분리방법
KR970053955A (ko) 반도체 장치의 제조방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR20070049780A (ko) 반도체 소자의 게이트 전극 형성방법
KR960019488A (ko) 반도체장치의 배선패턴 형성방법
KR970054204A (ko) 마스크 롬의 제조방법
KR970030342A (ko) 전하저장전극 콘택홀 형성방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR960026174A (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR970053375A (ko) 반도체 소자의 필드 산화막 형성 방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee