KR970051944A - 반도체 장치내에 서브미크론 특성체를 제조하는 방법 - Google Patents
반도체 장치내에 서브미크론 특성체를 제조하는 방법 Download PDFInfo
- Publication number
- KR970051944A KR970051944A KR1019960062195A KR19960062195A KR970051944A KR 970051944 A KR970051944 A KR 970051944A KR 1019960062195 A KR1019960062195 A KR 1019960062195A KR 19960062195 A KR19960062195 A KR 19960062195A KR 970051944 A KR970051944 A KR 970051944A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- etchable material
- layer
- semiconductor structure
- sidewall
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000463 material Substances 0.000 claims abstract 42
- 239000002184 metal Substances 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 5
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
서브미크론 특성체를 제조하는 공정은 기판상에 게이트 금속층을 용착하는 단계 및 제1측벽을 정의하도록 상기 금속층상에 제1에칭가능 재료층을 형성하는 단계를 포함한다. 제2에칭가능 재료층은 제2측벽을 정의하기 위해 그 구조물상에 용착된다. 제2에칭가능 재료층은 상기 제2측벽만을 남기도록 에칭되며 상기 제1에칭가능 재료층은 제거된다. 상기 금속층은 상기 제2측벽을 에칭 마스크로서 사용하여 에칭되어 서브미크론 특성체를 형성한다. 특성체의 폭은 상기 금속층의 두께에 달려있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도 내지 제11도는 본 발명에 따른 반도체 장치내에 서브미크론 특성체를 제조하는 공정에서의 최종 단계를 간략하게 도시한 도면.
Claims (3)
- 서브미크론 특성체를 갖는 반도체 구조물을 제조하는 공정에 있어서, 반도체 구조물을 제공하는 단계와; 상기 반도체 구조물상에 전기적 도전층을 용착하는 단계와; 제1측벽을 한정하기 위해 상기 전기적 도전층에 제1에칭가능 재료층을 형성하는 단계와; 상기 전기 도전층 및 상기 제1에칭가능 재료층상에 제2에칭가능 재료층을 형성하는 단계로서, 상기 제2에칭가능 재료층은 상기 제1에칭가능 재료층내의 측벽을 커버링하고, 상기 제2에칭가능 재료층의 남은 부분보다 더 두꺼운 제2에칭가능 재료층의 제2측벽을 정의하는 제2에칭가능 재료를 형성하는 단계와; 상기 제2에칭가능 재료층내의 제2측벽의 일부를 남기도록 상기 전기적 전도층 및 상기 제1에칭가능 재료층으로부터 상기 제2에칭가능 재료층을 에칭하는 단계와; 상기 제2에칭가능 재료층내의 제2측벽을 남기도록 상기 제1에칭가능 재료를 제거하는 단계 및; 서브미크론 특성체를 형성하도록 상기 제2에칭가능 재료층내의 제2측벽을 에칭 마스크로서 사용하여 상기 반도체 구조물상의 전기적 도전 재료층을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 구조를 제조 공정.
- 서브미크론 특성체를 갖는 반도체 구조물을 제조하는 공정에 있어서, 평면 표면 및 상기 표면내에 불연속부를 갖춘 반도체 구조물을 제공하는 단계와; 상기 반도체 구조물의 표면 및 불연속부상에 전기적 도전층을 용착하는 단계와; 상기 반도체 구조물의 불연속부에 인접한 제1측벽을 한정하기 위해 상기 전기적 도전층상에 제1에칭가능 재료층을 형성하는 단계와; 상기 전기적 도전층 및 상기 제1에칭가능 재료층상에 제2에칭가능 재료층을 형성하는 단계로서, 상기 제2에칭가능 재료층은 상기 제1에칭가능 재료층내의 측벽을 커버링하고, 상기 제2에칭가능 재료층의 남은 부분보다 더 두꺼운 제2에칭가능 재료층내에 제2측벽을 형성하는 제2에칭가능 재료를 형성하는 단계와; 상기 제2에칭가능 재료층내의 제2측벽의 일부를 남기도록 상기 전기적 전도층 및 상기 제1에칭가능 재료층으로부터 상기 제2에칭가능 재료층을 에칭하는 단계와; 상기 반도체 구조물의 불연속부로 부터 이격된 상기 제2에칭가능 재료층내의 제2측벽을 남기도록 상기 제1에칭가능 재료층을 제거하는 단계와; 서브미크론 특성체를 형성하도록 상기 제2측벽을 에칭 마스크로서 사용하여 상기 반도체 구조물의 표면 및 불연속부상의 전기적 도전 재료층을 에칭하는 단계 및; 상기 제2측벽을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조물 제조 공정.
- 서브미크론 특성체를 갖는 반도체 구조물을 제조하는 공정에 있어서, 그 위에 전기적 도전 재료 접속층이 있는 반도체 구조물을 제공하는 단계와; 상기 기판의 일부를 노출시키기 위해 상기 전기적 도전 재룡 접속층을 에칭하는 단계로서, 상기 기판의 노출된 부분은 제어 전극 영역을 정의하고 상기 전기적 도전 재료 접속층을 상기 제어 전극 영역에 인접한 불연속부를 정의하는 전기적 도전 재료 접속층 에칭 단계와; 상기 기판의 노출된 부분 및 상기 반도체 구조물의 불연속부상에 제어 전극 금속층을 용착하는 단계와; 상기 반도체 기판의 불연속부에 인접한 제1측벽을 한정하기 위해 상기 반도체 구조물의 불연속부위에 놓인 상기 제어 전극 금속층상에 제1에칭 가능 재료층을 형성하는 단계와; 상기 제어 전극 금속층 및 상기 제1에칭가능 재료층상에 제2에칭가능 재료층을 형성하는 단계로서, 상기 제2에칭가능 재료층은 상기 제1에칭가능 재료층내의 측벽을 커버링하고, 상기 제2에칭가능 재료층의 남은 부분보다 더 두껍고 상기 반도체 구조물의 불연속부로부터 이격된 제2에칭가능 재료층의 제2측벽을 형성하는 제2에칭가능 재료층 형성 단계와; 상기 제2측벽의 일부를 남기도록 상기 제어 전극 금속층 및 상기 제1에칭가능 재료층으로부터 상기 제2에칭가능 재료층을 에칭하는 단계와; 상기 반도체 구조물의 불연속부로부터 이격된 상기 제2측벽을 남기도록 상기 제1에칭가능 재료층을 제거하는 단계와; 서브미크론 제어 전극을 형성하도록 상기 제2측벽을 에칭 마스크로서 사용하여 상기 반도체 구조물의 표면 및 불연속부상의 상기 제어 전극 금속층을 에칭하는 단계 및; 상기 제2측벽을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 구조물 제조 공정.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/566,385 US5599738A (en) | 1995-12-11 | 1995-12-11 | Methods of fabrication of submicron features in semiconductor devices |
US566,385 | 1995-12-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970051944A true KR970051944A (ko) | 1997-07-29 |
Family
ID=24262673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960062195A KR970051944A (ko) | 1995-12-11 | 1996-12-06 | 반도체 장치내에 서브미크론 특성체를 제조하는 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5599738A (ko) |
EP (1) | EP0782183A3 (ko) |
JP (1) | JPH09181337A (ko) |
KR (1) | KR970051944A (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19548058C2 (de) * | 1995-12-21 | 1997-11-20 | Siemens Ag | Verfahren zur Herstellung eines MOS-Transistors |
US5851882A (en) | 1996-05-06 | 1998-12-22 | Micron Technology, Inc. | ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask |
US5923981A (en) * | 1996-12-31 | 1999-07-13 | Intel Corporation | Cascading transistor gate and method for fabricating the same |
US6150245A (en) * | 1997-02-27 | 2000-11-21 | Nec Corporation | Method of manufacturing a field effect transistor |
US6191446B1 (en) | 1998-03-04 | 2001-02-20 | Advanced Micro Devices, Inc. | Formation and control of a vertically oriented transistor channel length |
US6683337B2 (en) | 2001-02-09 | 2004-01-27 | Micron Technology, Inc. | Dynamic memory based on single electron storage |
DE10137575A1 (de) * | 2001-07-31 | 2003-02-27 | Infineon Technologies Ag | Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4358340A (en) * | 1980-07-14 | 1982-11-09 | Texas Instruments Incorporated | Submicron patterning without using submicron lithographic technique |
US4354896A (en) * | 1980-08-05 | 1982-10-19 | Texas Instruments Incorporated | Formation of submicron substrate element |
US4432132A (en) * | 1981-12-07 | 1984-02-21 | Bell Telephone Laboratories, Incorporated | Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features |
JPS60137070A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置の製造方法 |
US4648937A (en) * | 1985-10-30 | 1987-03-10 | International Business Machines Corporation | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer |
US4689869A (en) * | 1986-04-07 | 1987-09-01 | International Business Machines Corporation | Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length |
JPS63226930A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | 半導体装置の製造方法 |
JPH0233939A (ja) * | 1988-07-23 | 1990-02-05 | Nec Corp | 電界効果トランジスタの製造方法 |
US5480829A (en) * | 1993-06-25 | 1996-01-02 | Motorola, Inc. | Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts |
-
1995
- 1995-12-11 US US08/566,385 patent/US5599738A/en not_active Expired - Fee Related
-
1996
- 1996-11-29 EP EP96119205A patent/EP0782183A3/en not_active Withdrawn
- 1996-12-04 JP JP8338959A patent/JPH09181337A/ja active Pending
- 1996-12-06 KR KR1019960062195A patent/KR970051944A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0782183A3 (en) | 1997-07-16 |
JPH09181337A (ja) | 1997-07-11 |
US5599738A (en) | 1997-02-04 |
EP0782183A2 (en) | 1997-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930022491A (ko) | 함몰형 산화 절연을 형성하는 방법 | |
US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
KR970051944A (ko) | 반도체 장치내에 서브미크론 특성체를 제조하는 방법 | |
KR940012650A (ko) | 반도체 소자의 콘택제조방법 | |
KR960012328A (ko) | 반도체 장치에 밀접하게 이격 배치된 금속 전극을 형성하는 방법 | |
JPH08250820A (ja) | マルチセグメントのリッジ導波体の製造方法 | |
KR100256810B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
KR100607732B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR960043176A (ko) | 캐패시터 제조방법 | |
KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
KR20050002010A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960035984A (ko) | 캐패시터의 축적전극 제조방법 | |
KR960002565A (ko) | 콘택홀 형성방법 | |
KR20000074002A (ko) | 티형 게이트 제조방법 | |
KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
KR970013196A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026926A (ko) | T형 게이트의 형성방법 | |
KR960026303A (ko) | 미세패턴 형성방법 | |
JPH05175345A (ja) | 半導体基板のコンタクトホール形成方法 | |
KR980011844A (ko) | 반도체 소자 제조방법 | |
KR970052372A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR19990042915A (ko) | 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |