KR970051290A - 고속 프리디코딩 어드레스 카운터 - Google Patents

고속 프리디코딩 어드레스 카운터 Download PDF

Info

Publication number
KR970051290A
KR970051290A KR1019950072394A KR19950072394A KR970051290A KR 970051290 A KR970051290 A KR 970051290A KR 1019950072394 A KR1019950072394 A KR 1019950072394A KR 19950072394 A KR19950072394 A KR 19950072394A KR 970051290 A KR970051290 A KR 970051290A
Authority
KR
South Korea
Prior art keywords
signal
counters
counter
clock
operation means
Prior art date
Application number
KR1019950072394A
Other languages
English (en)
Other versions
KR100218732B1 (ko
Inventor
박기우
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950072394A priority Critical patent/KR100218732B1/ko
Priority to US08/777,197 priority patent/US5799053A/en
Publication of KR970051290A publication Critical patent/KR970051290A/ko
Application granted granted Critical
Publication of KR100218732B1 publication Critical patent/KR100218732B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)

Abstract

고속 프리디코딩 어드레스 카운터는 전파지연을 최소화하여 클럭신호에 대한 고속응답특성을 갖는 내부 어드레스 신호를 발생할 수 있다. 이를 위하여 상기 고속 프리디코딩 어드레스 카운터는 세트신호에 응답하여 각각 4비트의 외부어드레스 디코딩신호를 입력하고, 클럭신호에 응답하여 4개의 출력단자상의 특정 논리값의 논리신호를 4개의 출력 단자들상에서 순환되도록 하기 위하여 직렬 접속된 3개 이상의 4진 카운터와 최하위의 4진 카운터의 최상의 비트 출력 신호의 논리값에 따라 상기 클럭신호가 차하위의 4진 카운터 쪽으로 전송될 수 있도록 하는 클럭 절환부와, 적어도 2개 이상의 하위 4진 카운터들의 최상위 비트 출력신호들이 모두 특정논리 값을 갖는가를 검출하는 적어도 1개의 이상의 논리연산수단과, 상기 1개 이상의 논리연산수단 및 상기 하위 두개의 4진 카운터를 제외한 적어도 1개 이상의 4진 카운터의 사이에 각각 접속되고, 상기 1개 이상의 논리 연산수단의 출력신호에 각각 응답하여 상기 하위 두개의 4진 카운터를 제외한 적어도 1개 이상의 4진 카운터에 공급될 클로신호를 절환하는 적어도 1개 이상의 클럭 절환 수단을 구비한다.

Description

고속 프리디코딩 어드레스 카운터
제4도는 본 발명의 실시예에 따르 고속 프리 디코딩 어드레스 카운터의 회로도,
제7도는 본 발명의 실시예에 따른 어드레스 선택기의 회로도,
제8도는 제7도에 도시된 어드레스 선택기의 각 부분에 대한 동작파형도.

Claims (6)

  1. 세트신호에 응답하여 각각 4비트의 외부 어드레스 디코딩신호를 입력하고, 클럭신호에 응답하여 4개의 출력단자상의 특정 논리값의 논리신호를 4개의 출력단자들상에서 순환되도록 하기 위하여 직력 접속된 3개 이상의 4진 카운터와, 최하위의 4진 카운터의 최상위 비트 출력신호의 논리값에 따라 상기 클럭신호가 차하위의 4진 카운터쪽으로 전송될 수 있도록 하는 클럭 절환부와 적어도 2개 이상의 하위4진 카운터들의 최상위 비트 출력신호들이 모두 특정논리값을 갖는가를 검출하는 적어도 1개 이상의 논리연산수단과, 상기 1개 이상의 논리연산수단 및 상기 하위 두개의 4진 카운터를 제외한 적어도 1개 이상의 4진 카운터의 사이에 각각 접속되고, 상기 1개 이상의 논리연산수단의 출력신호에 각각 응답하여 상기 하위 두개의 4진 카운터를 제외한 적어도 1개 이상의 4진 카운터에 공급될 클릭신호를 절환하는 적어도 1개 이상의 클럭 절환 수단을 구비한 것을 특징으로 하느 고속 프리디코딩 어드레스 카운터.
  2. 제1항에 있어서, 상기 전원전압의 공급 여부에 따라 상기 최하위 4진 카운터에 공급될 상기 클럭신호를 절환하는 제2클럭 절환부를 추가로 구비한 것을 특징으로 하는 고속 프리디코딩 어드레스 카운터
  3. 제1항에 있어서, 상기 1개 이상의 논리연산 수단이 AND연산을 수행하는 것을 특징으로 하는 고속 프리디코딩 어드레스 카운터
  4. 제1항에 있어서, 상기 클럭 절환부가 AND연산에 의하여 상기 클럭신호를 절환하는 것을 특징으로 하는 고속 프리 디코딩 어드레스 카운터.
  5. 제1항에 있어서, 상기 4진 카운터들의 각 출력단자들로 부터의 디코딩된 어드레스를 메모리 주변회로쪽으로 전송하는 동작 및 2비트의 외부 어드레스 디코딩하여 메모리 주변회로쪽으로 전송하는 동작을 선택적으로 각각 수행하는 다수의 어드레스 절환 수단을 추가로 구비한 것을 특징으로 하는 고속프리디코딩 어드레스 카운터
  6. 세트신호에 응답하여 각각 8비트의 외부 어드레스 디코딩신호를 입력하고 클럭신호에 응답하여 특정 논리값의 논리신호를 8개의 출력단자들상의 순환되도록 하기 위하여 직렬 접속된 3개 이상의 8진 카운터와, 최하위의 8진 카운터의 최상위 비트 출력신호의 논리값에 따라 상기 클럭신호가 차하위의 8진 카운터쪽으로 전송될 수 있도록 하는 클럭 절환부와, 적어도 2개 이상의 하위 8진 카운터들의 최상위 비트 출력신호들이 모두 특정 논리값을 갖는가를 검출하는 적어도 1개 이상의 논리연산수단과, 상기 1개 이상의 논리연산수단 및 상기 하위 두개의 8진 카운터를 제외한 적어도 1개 이상의 8진 카운터 사이에 각각 접속되고, 상기 1개 이상의 논리연산수단의 출력신호에 각각 응답하여 상기 하위 두개의 8진 카운터를 제외한 적어도 1개 이상의 8진 카운터에 공급될 클럭신호를 절환하는 적어도 1개 이상의 클럭 절환 수단을 구비한 것을 특징으로 하는 고속 프리디코딩 어드레스 카운터
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950072394A 1995-12-31 1995-12-31 고속 프리 디코딩 어드레스 카운터 KR100218732B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950072394A KR100218732B1 (ko) 1995-12-31 1995-12-31 고속 프리 디코딩 어드레스 카운터
US08/777,197 US5799053A (en) 1995-12-31 1996-12-27 High-speed predecoding address counter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950072394A KR100218732B1 (ko) 1995-12-31 1995-12-31 고속 프리 디코딩 어드레스 카운터

Publications (2)

Publication Number Publication Date
KR970051290A true KR970051290A (ko) 1997-07-29
KR100218732B1 KR100218732B1 (ko) 1999-09-01

Family

ID=19448941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950072394A KR100218732B1 (ko) 1995-12-31 1995-12-31 고속 프리 디코딩 어드레스 카운터

Country Status (2)

Country Link
US (1) US5799053A (ko)
KR (1) KR100218732B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380161B1 (ko) * 2000-12-29 2003-04-11 주식회사 하이닉스반도체 고속 동작용 어드레스 카운터 및 그 카운팅 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078637A (en) * 1998-06-29 2000-06-20 Cypress Semiconductor Corp. Address counter test mode for memory device
KR100351889B1 (ko) * 1998-11-13 2002-11-18 주식회사 하이닉스반도체 카스(cas)레이턴시(latency) 제어 회로
KR100424167B1 (ko) * 2000-10-24 2004-03-24 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 카운팅 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503525A (en) * 1982-04-07 1985-03-05 Ncr Corporation Common circuit for dynamic memory refresh and system clock function
DE68919404T2 (de) * 1988-09-20 1995-03-30 Fujitsu Ltd Halbleiterspeicher mit Serieneingang/Serienausgang.
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
JP3431740B2 (ja) * 1995-11-13 2003-07-28 シャープ株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380161B1 (ko) * 2000-12-29 2003-04-11 주식회사 하이닉스반도체 고속 동작용 어드레스 카운터 및 그 카운팅 방법

Also Published As

Publication number Publication date
US5799053A (en) 1998-08-25
KR100218732B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
US3560933A (en) Microprogram control apparatus
US6420990B1 (en) Priority selection circuit
KR940006148A (ko) 테스트 기능을 가진 메모리장치
US4243976A (en) Ternary to binary converter
US6269031B1 (en) Semiconductor memory device
KR970051290A (ko) 고속 프리디코딩 어드레스 카운터
US4661728A (en) Programmable logic array circuit
US5990700A (en) Input buffer circuit and method
US4584567A (en) Digital code detector circuits
KR20040092778A (ko) 지연 변경 장치
US4803649A (en) Modulo-2-adder for the logic-linking of three input signals
KR950004804A (ko) 통신모드절환방법 및 그 장치
US5379442A (en) Fast primary and feedback path in a programmable logic circuit
US4525851A (en) Frequency generator circuit
KR0174660B1 (ko) 키스캔회로
KR0112074Y1 (ko) 와이어코딩에 따른 프로그래밍회로
KR100186339B1 (ko) 최대값/최소값 선별회로
US4694278A (en) Integrable decoding circuit
US5373291A (en) Decoder circuits
KR100498901B1 (ko) 컴퓨터와 하드웨어장치간 인터페이스장치
SU1272499A2 (ru) Многопороговый логический элемент
KR880002745Y1 (ko) 프로그램어블한 64비트 쉬프트 레지스터
KR100608363B1 (ko) 링 오실레이터
SU1552170A1 (ru) Мультиплексор
KR940008602Y1 (ko) 디지탈 교환기의 동시 위치 변환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee