SU1272499A2 - Многопороговый логический элемент - Google Patents

Abstract

Изобретение относитс  к автоматике и выч слительной технике. Может использоватьс  как интегральньй логический элемент дл  построени  узлов автоматики и вычислительной техники . Цель изобретени  - расширение функциональных возможностей, достигаетс  путем реализации в нем функции свертки чисел по модулю два. Дл  этого в многопороговый логический элемент дополнительно введены: логический элемент НЕ 23 два двухвходовых элемента ИЛИ 21 и RS-триггер на двухвходовых элементах И-НЕ 19. Кроме того, устройство содержит линейный сумматор 1 дл  каждого входа, попарно соединенные диоды 2 и 3, резисторы 4, источник 5 смещени , делитель на резисторах 6, источник 7 смещени , многопороговый дискриминатор В, выполненный из однопороговых дискриминаторов 9 на двухвходовых злeмeнfax И-НЕ, источник 14 питани , многовходовый элемент И-НЕ 16, выходные клем§ мы 17 и 19, клемма 27 тактирующих сигналов. На чертеже также показаны (/) позиции входов и выходов 10, 11, 12, 13, 15, 20, 22, гг, 24, 25 и 26 логических элементов. 1 ил. to ю 4 СО со IN)

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности , к пороговым логическим элементам , и  вл етс  усовершенствованием известного устройства по авт.св № 788384.

Цель изобретени  - расширение функциональных возможностей путем реализации в нем функции свертки чисел по mod 3. .

На чертеже приведена принципиальна  схема многопорогового логического элемента.

Многопороговый логический элемент состоит из линейного сумматора, имеющего п основных и один дополнительны входы, многопорогового дискриминатора , логического элемента И-НЕ, логического элемента НЕ, двух логических элементов ИЛИ и RS-триггера.

Линейный сумматор 1 дл  каждого входа содержит попарно соединенные диоды 2 и 3. Кажда  пара диодов в точках, объедин ющих их через резисторы 4, управл ющие, весовыми коэффициентами по соответствующему входу,подключена к положительному полюсу источника 5 смещени . Катоды диодов 3 объединены и подсоединены через делитель из резисторов 6 к отрицательному полюсу источника 7 смещени . Многопороговый дискриминатор 8 представл ет собой несколько соединендых однопороговых дискриминаторов 9, выполненных на двухвходовых элементах 10 каждого однопорогового дискриминатора соединен с соответствующим делителем из резисторов 6, разв зыва  тем самым каждьй последующий дискриминатор с большим значением порога срабатывани  от предьщущего. Входы П нечетных однопороговых дискриминаторов подктаочены к выходам 12 четных однопороговых дискриминаторов с ближайшим больщим порогом срабатывани . Входы 13 четных однопороговых дискриминаторов объединены и подключены к положительному полюсу источника 14 питани . Выходы 15 нечетных однопороговых дискриминаторов соединены с входами многовходового логического элемеита И-НЕ 16, выход которого подключен к первой выходной клемме 1.7 многопорогового логического элемента. К второй выходной клемме 18 многопорогового логического элемеита подключеи пр мой выход RS-триггера с инверсным управлением на двухвходовы элементах И-ИЕ 19. Вход 20 установки триггера в единицу соединен с выходом первого элемента ИЛИ 21, вход 22 которого через элемент НЕ 23 подключен к выходу логического элемента И-НЕ 16. Вход 24 установки триггера в ноль соединен с выходом второго логического элемента ИЛИ 21, вход 25 которого подключен к Выходу логического элемента И-НЕ 16. Входы 26 логических элементов ИЛИ 21 объединены и соединены с клеммой 27 тактирующих сигналов, котора  соединена с дополнительным входом линейного сумматора Клеммы 28  вл ютс  основными входами многопорогового логического элемента .

Сигналы на клемму 27 от генератора тактовых импульсов подаютс  с периодом Т. В первую половину периода значение тактового сигнала равно логическому нулю, во вторую половину периода - логической единице. Сигнал от генератора тактовых импульсов поступает одновременно с подачей на входы 28 сворачиваемого кода.

Значени  весовых коэффициентов нечетных основных входов линейного сумматора равны единице, четных основных входов - двум. Вес дополнительного входа линейного сумматора равен единице.

Рассмотрю работу устройства на примере восьмивходового многопорогового логического элемента, осуществл ющего свертку по mod 3 двоичного кода. Пороги срабатывани  однопороговых дискриминаторов 9 равны соответственно Т., 11; .

При подаче на входные клеммы 28 миогопорогового логического элемента двоичного набора,.состо щего из одних нулей, и при поступлений тактового сигнала в первой половине периода диоды 2 провод т ток от источника 5 смещени  через соответствующие резисторы 4. На входах 10 однопороговых дискриминаторов 9 присутствует потенциал логического нул  и, как следствие этого, на выходе логического элемента И-НЕ 16 - также потенциал логического нул . Тогда на вход 20 RS-триггера присутствует потенциал логической единицы, иа входе 24 RSтриггера - потенциал логического иул , На клеммах 17 и 18 миогопорогового логического элемента присутствует потенциал логического иул . При поступлении тактового импульса во второй половине периода диоды 2, св занные с клеммами 28, также провод т ток от источника 5 смещени  диод 2, св занный с клеммой 27, запираетс  и ток через соответствующий резистор 4 и диод 3 переключаетс  в цепь резисторов 6. При этом потенциала на выходе линейного сумматора 1 недостаточно дл  срабатывани  однопорогового дискриминатора 9 с по рогом Т 2. На выходе логического элемента 16, а следовательно, и на клемме 17 многопорогового элемента сохран етс  значение логического нул . Так как значение тактового сигнала в рассматриваемый момент времени равно единице, то на входах элементов ИЛИ 21, а следовательно, и на входах 20 и 24 RS-триггера присутст вует потенциал логической единицы, что соответствует комбинации хранени  предьщущего состо ни , и на клем ме 18 многопорйгового элемента также присутствует потенциал логического нул . Пусть на входы 28 многопорогового элемеита поступает двоичный код, содержащий единицу в нечетном разр де, а во всех остальных разр дах - нули. Сигнал а форме положительного потенциала запирает один из диодов 2, св  занных с входами 28. Тогда ток через соответствующий резистор 4 и диод 3 поступает в цепь резисторов 6. При этом в первой половине периода следовани  тактовых сигналов потенциала на выходе линейного сумматора 1 недостаточно дл  срабатывани  дискриминатора 9 с порогом Т 2, следовательно , на выходе логического элемен та 16 присутствует уровень логического нул . При поступлении тактового импульса во второй половине периода диод 2, св занный с клеммой 27, запираетс , ток через соответствующий резистор 4 и диод 3 также поступает в цепь резисторов 6. Потенциал иа выхо де линейного сумматора 1 становитс  достаточным дл  срабатывани  дискриминатора 9 с порогом Т 2, на выходе которого по вл етс  потенциал логического нул . Как следствие этого, на выходе логического элемента 16 и на выходной клемме 17 многопорогового элемента присутствует потенциал логической единицы. С поступлением тактового сигнала во второй половине периода RS-триггер не изменит своего состо ни , в которое он установилс  во врем  первой половины периода, и на выходе 18 многопорогового элемента присутствует потенциал логического нул . Пусть на входы 28 линейного сумматора I подан двоичный набор выходных переменных, содержащий единицу в четном разр де, а во всех остальных разр дах - нули. Тогда во врем  следовани  первой половины тактовых сигналов срабатывает дискриминатор 9 с порогом , на выходе элемента 16 присутствует потенциал логической единицы, на выходе RS-триггера, св занном с клеммой 18, устанавливаетс  потенциал логической единицы. При поступлении тактового импульса во второй половине периода извещенна  сумма на входах линейного сумматора увеличиваетс  на единицу, потенциал на выходе линейного сумматора 1 становитс  достаточным дл  срабатьшани  дискриминатора 9 с порогом Т,3, на выходе которого устанавливаетс  потенциал логического нул . При этом логический элемент И-НЕ 9. с порогом срабатывани  Т формирует выходной сигнал, соответствующий логической единице, и на выходе 17 многопорогового элемента по вл етс  потенциал логического нул . Так как RS-триггер во второй половине периода следовани  тактового импульса сохран ет предыдущее состо ние, то на выходе I8 многопорогового элемента присутствует потенциал логической единицы. Если на входы 28 линейного сумматора поступил двоичный код такой, что взвешенна  сумма равна порогу срабатывани  Tj где j - четное, то при поступлении тактового сигнала в первой половине периода срабатьшает четный дискриминатор 9 с порогом Tj, иа его выходе 12 присутствует потенциал логического нул , на выходе 15 св занного с ним нечетного дискриминатора 9 с порогом Т- , - потенциал логической единицы, на выходе элемента И-НЕ 16, а следовательно, и на выходах 17 и 18 многопорогового элемента - потенциал логического ну . При поступлении тактового сигнала во второй половине взвешенна  сумма

Claims (1)

1. Формула изобретения

   Многопороговый логический элемент по авт. св. № 788384, отличающийся тем, что, с целью расширения функциональных возможностей, он дополнительно содержит логический элемент НЕ, два двухвходовых элемента ИЛИ и RS-тпиггер на двухвходовых элементах И-НЕ,прямой выход которого подключен к второй выходной клемме многопорогового логического элемента, вход установки в единицу соединен с выходом первого элемента ИЛИ, первый вход которого через элемент НЕ подключен к выходу многовходового логического элемента И-НЕ, вход установки в ноль RS-триггера соединен с выходом второго логического элемента ИЛИ, первый вход которого соединен с выходом многовходового логического элемента И-НЕ, вторые входы логических элементов ИЛИ соединены с клеммой тактирующего сигнала и дополнительным входом линейного сумматора.

   ВНИИПИ Заказ 6349/56

   Тираж 816 Подписное.

   Произв-полигр. пр-тие, г. Ужгород, ул. Проектная, 4