SU1262722A1

SU1262722A1 - Многопороговый логический элемент

Info

Publication number: SU1262722A1
Application number: SU843808000A
Authority: SU
Inventors: Игорь Антонинович Пальянов
Original assignee: Омский политехнический институт
Priority date: 1984-11-06
Filing date: 1984-11-06
Publication date: 1986-10-07

Abstract

Изобретение может быть использ .овано в цифровых устройствах переработки информации. Цель изобретени расширение ф- нкциональных возможностей . Устройство содержит линейный сумматор 1, элемент И-НЕ 5, одноразр дный счетчик 6, элемент И 9 и К инверторов -15. Введение К + М-разр дного регистра 14 сдвига, элемента И-НЕ 12 и элемента ИЛИ 13 и образование новых св зей между элементами устройства позвол ет увеличить число реализуемых переключательньк функций. ,2 табл. 1 ил.

Description

Изобретение относитс к ргмпульсной технике, в частности к многопороговым логи-че/ским элементам, и может быть использовано в цифровых устройствах переработки инфop aции. Целью изобретени вл етс расширение функциональньпс возможностей а именно- увеличение числа реализу мых переключательных функций. На чертеже представлена схема многопорогового. логического элемента . Многонороговый логический элемент содержит линейньй сумматор 1, состо щий из входных диодов 2, первые выводы каждого из которых соединены с соответствующими входами линейного сумматора, которые подключены к входам устройства, а вторые подключены к одноименным первым вьгоодам -соответствующих разделитель ных диодов 3 и к первым выводам соответствующих первьгх весовых резист ров 4, вторые вьшоды которых соедин ны с шиной источника питани , вторы выводы разделительных диодов соеди нены с выходом линейного с мматора; выход линейного сумматора подключен к первому входу первого элемента И-НЕ 5, выход которого соединен со счетным входом одноразр дного счетчика 6, а второй и третий входы пер вого элемента 5 соединены соответственно с входом 7 тактирующих импульсов и входом 8 управлени началом реализации переключательной функции, выход .одноразр дного счетчика подключен к первому входу элемента И 9, второй вход которого сое динен с выходом 10 признака окончани реализации переключательной фун ции, выход элемента И 9 соед1-шен с выходом 11 устройства. Устройство содержит второй элемент И-НЕ 12, элемент ШШ 13, К+Мразр дньм регистр 14 сдвига и К инверторов 15, выходы которых соедине ны с первыми вьшодами соответствующих вторых весовых резисторов 16, вторые вьшоды которых подклзочены к первому входу первого элемента И-НЕ и к первому входу второго элемента И-НЕ 12, вьЕход которого соединен с вторым 13ХОДОМ элемента И 9, а второ вход подключен к выходу элемента ИЛИ 13 и к четвертому входу первого элемента И-НЕ, входы элемента ИЛИ с единены с входами соответствующих инверторов и подключены к выходам соответствующих К младших разр дов регистра 14 сдвига, К+М входов которого соединены с входами устройства , тактовый вход регистра 14 подключен к выходу первого элемента И-НЕ 5, а Fixoд 17 предварительной записи подключен к входу предварительной записи всего устройства. Многопороговьй логический элемент работает следующим образом. Перед подачей входных сигналов на входы линейного сумматора 1 производитс установка одноразр дного счетчика 6 в нулевое состо ние и запись в регистр 4 информации путем : подачи двоичного кода на его входы и сигнала записи на вход 17. Двоичный код записьшаетс в регистр 14, определ ет количество и величиньг порогов у многопорогового логического элемента. Двоичный код 10...О, записанньй в К младших разр дах регистра 14, обуславливает по вление единичного сигнала на К-м выходе регистра 4 и подключение к отрицательному полюсу источника питани весового резистора 16. К, определ ющего порог срабатывани Т, ; код 010...О, записанный в К младших разр дах регистра 14, вызьшает подключение резистора 6. К-1, соответствующего порогу Т((). Двоичный код ПО...О, записанньй в К младщих разр дах регистра 14, вызьюает подключение к отрицательному полюсу источника питани параллельно включенных резисторов 1б.К и 16.К-1, соответствующих порогам Т, и Т, что эквивалентно порогу многопорогового логйческого элемента Т- Т + Tg.После занесени информации в регистр 14 на входы линейного суммато-. ра поступают входные сигналы, которые в произвольных комбинаци х запирают входные диоды 2. Сигналы,признаков окончани реализации переключательных функций многопороговыми логическими элементами, св занными с входами линейного сумматора 1 рассматриваемого элемента, поступают на вход 7, единичный сигнал на котором означает, что все входные переменные на входах линейного сумматора сформированы . Положим, что в младшие разр ды регистра 14 занесен код 10...О, а в старшие - код 0...0. Если на входах линейного сумматора i присутствует комбинаци входных переменных, дл которой S- x;( , ТО ТОК ОТ источника пиfaни через резисторы 4 и соответст вующие входному коду открытые диоды 3переключитс в цепь резистора Ib. соответствующий порогу Т, , вызыва на нем падение напр жени , недостаточное дл срабатьшани дискриминатора на первом элементе И-НЕ 5. Так товые импульсы, подаваемые на вход в этом случае не проход т на вход счетчика 6, состо ние которого оста нетс нулевым. При этом на выходе 1 многопорогового логического элемента сформируетс нулевое значение реализуемой функции. На выходе 10 сигнала окончани реализации переключательной функции присутствует сигнал логической единицы, так как на входевторого логического элемента И-НЕ 12 св занном с выходом линейного сумматора, присутствует низкий уровень напр жени . Пусть теперь на входы линейного сумматора 1 поступила комбинаци входных переменных, дл которой п, T|i Z1 х; со, Т. В этом случае ток от источника питани через резистор 4и открытые диоды 3 переключаетс в цепь резистора 16.1, соответствую щего порогу Т, , вызыва на нем паде ние напр жени , достаточное дл сра батывани дискриминатора на первом элементе И-НЕ 5. На выходе второго элемента И-НЕ 12 в этом случае при сутствует уровень напр жени логического нул , поскольку на обоих ег входах присутствуют сигналы логических единиц. Тактовые импульсы, подаваемые на вход 8, проход т на выход первого элемента И-НЕ 5, измен состо ние счетчика 6 на единичное, и.поступа на тгжтоззый вход регистра 14, сдвигают в нем информацию на один разр д вправо (в сторону младших разр дов). При этом в К младших разр дах регистра 14 образуетс код 010...0, вызыва тем самым изменени порога срабатывани дискриминатора, за счет подключени к отрицательном полюсу источника питани резистора 16.К-1, определ ющего порог срабаты вани Tj. Поскольку на входы многопорогового Логического элемента пос тупила комбинаци входных сигналов удовлетвор юща условию S х Q; Т,, ч то падени напр жени на резисторе 16,К-1, соответствующего порогу срабатьшани Т, становитс недостаточно дл срабатьшани дискриминатора на первом элементе И-НЕ 5. Следовательно, тактирующие импульсы не проход т На счетчик 6 и на тактовый вход регистра 14. При этом на выходе элемента И-НЕ 12 формируетс уровень логической единицы, поступающий на выход 10 и на второй вход элемента И 9. Поскольку счетчик 6 находитс в единичном состо нии, то на выходе 11 многопорогового логического .элемента формируетс единичное значение реализуемой функции. Аналогичным образом происходит работа многопорогового логического элемента и при других комбинаци х сигналов на входах линейного сумма- тора 1. При этом тактирующие сигналы проход т на счетчик 6 и тактовый вход регистра 14 до тех пор, пока п величина 21 х,-со; превосходит или равна порогу срабатывани дискриминатора на первом элементе И-НЕ 5, определ емому двоичным кодом, наход щимс в младших разр дах регистра 14. И на выходе второго элемента И-НЕ 12 в этих случа х присутствует сигнал логического нул , запрещающий вьдачу результата реализации логической функции на выход 11. Как ч только величина Z1 х.оз; станет меньше порога срабатьшани либо в К младших разр дах регистра 14 устано-, витс код 00...0, то тактовые сигналы не проход т на выход элемента . И-НЕ 5 из-за того, что, как минимум, на одном из его входов устанавливаетс уровень напр жени , соответствующий логическому нулю. По той же причине на выходе второго элемента И-НЕ 12 устанавливаетс сигнал логической единицы, разрешающий выдачу результата реализации логической функции на выход 11. п Если величина Z х;«: больше четно ) го порога и меньше нечетного, то- после прекращени поступлени тактирующих импульсов на вход счетчика 6 он устанавливаетс в нулевое состо ние. Бри этом на выходе 11 многопорогово- го логического элемента формируетс Если веуровень логического кул личина )(W; .поступающа на входы , линейного сумматора 1, больше нечет кого порога но меньше четного, TQ после прекращений поступлени тактирующих импульсов счетчик остаетс в единично состо нии, которое и определ ет единичное значение функции на вькоде 11 многопорогового логического элемента. Если перед поступлением входньк сигналов в К младших разр дах регист ра 14 установлен код, отличный от 10,..О, а в m старших отличный от О...О, то многопороговый элемент будет реализовать другую переключательную функцию. При этом очередной порог многопорогового логического элемента будет определ тьс кодом, наход щимс в данный момент времени в К младших разр дах регистра 14. В качестве примера .могут быть приведены некоторые переключательные функции, которые могут быть реализованы многопороговым логическим элементом . В табл. 1 приведены таблицы истинности переключательных функций f,- f в зависимости от наборов порогов элемента. Функции, f, - f реализуютс однопороговым элементом, функции fj. - fg - двухпороговыми элементами, f - трех и fg - четырехпороговыми элементами. Таблица 1

1 о

О О

О

I

1 О О

Q

1

о 1

1 I

о о

1 о

о о

1

о о

о 1

I о

1 о

о I

G

о о о

1

о о 1

1 I о

} о

1.

712627228

Claims

В табл. 2 приведены коды, записы- реализации переключательной функваемые в регистр 14 перед началом ции. Рассмотрим, к примеру, как реализуетс однопорогова переключательна функци f,. Перед началом реализации функции в 2-й, 3-й и 4-й.младшие основные разр ды регистра 14 занос тс единицы, в остальные разр ды - нули. Такой код определ ет порог элемента, равный 3. Счетчик 6 устанавливаетс в нулевое состо ние Пусть на входы линейного сумматора поступили входные сигналы,дл которых .Z х;.:). Поскольку дл рассма риваемого входного набора взвешенна сумма меньше порога, то напр жение на входе порогового элемента И-НЕ 5 будет недостаточно дл еРо срабатьтани . Тактовые импульсы, подаваемые на вход 8, в этом случае не проход т на вход счетчика 6, состо ние которого остаетс нулевым. При этом на выходе 11 многопорогового логического элемента сформируетс нулевое значение реализуемой функции а на выходе 1 О - сигнал окончани реализации переключательной функции сигнал логической единицы. 1-. Пусть 21 х; (. В 3toM случае - - . на выходе линейного сумматора по вл етс напр жение, достаточное.дл ера батывани первого элемента И-НЁ 5. Тактовые сигналы, подаваемые иа вход 8, пройдут на выход элемента И-НЕ 5 и будут продвигать содержимое регистра I4 до тех пор, пока в нем не останутс одни нули. Таких сигналов будет 3, счетчик 6 после окончани следовани сигналов на выходе элемента И-НЕ 5 останетс в единичисм состо нии, что и определит значение реализуемой функции. Реализаци двухпороговой функции fg Пороги Т, 3 и Tj 4 определ ютс кодом из табл.
2. Причем перед началом работы порог элемента равен 3 (три единицы в основных разр дах регистра 14). Если дл входного кода выполн ет4 с условие Z X; , то как и в предьщущем случае, выходна функци равт на нулю. В случае соблюдени услови -x;U; 3, на входе элемента И-НЕ 5 по вг л етс уровень напр жени , достаточный дл его срабатывани . На вход элемента И-НЕ 5 поступит один тактовый сигнал, который переключит счетчик 6 в единичное состо ние и сдвине Р1нформацию в регистре 14 на один раз р д вправо. При этом все младшие раз р ды регистра 14 будут заполнены еди ницами, что приведет к установке нового порога Т„ 4. Поскольку в рассматриваемом случае 51x;fj; 3, то потенциала на входе первого элемента И-НЕ 5 недостаточно дл его срабатывани и на выходе 11 формируетс единичное значение функции. Пусть 51 v;W; 4. На входе элемента |U, И-НЕ 5 по вл етс высокий уровень напр жени , которьй обеспечивает его срабатывание. Тактовые сигналы, пода ваемые на вход 8, будут проходить на выход элемента И-НЕ 5, измен ть состо ние счетчика 6 и сдвигать информацию в регистре 10 до тех пор, пока в нем не останутс одни нули. Число таких сигналов будет равно шес ти. Следовательно, после прохождени тактовых сигналов триггер перек.лючит с в нулевое состо ние, что и опреде лит нулевое значение функции f g .. Аналогичным образом реализуютс и другие переключательные функции. Формула изобретени О Многопороговый логический элемен содержаддай линейный сумматор, состо щий из входных диодов, первые вьшоды каждого из которых соединены с соответствующими входами линейного сумматора, которые подключены к входам устройства, а вторые подключены к одноименным первым вьгеодам соответствующих разделительных диодов и к первым вьшодам соответствующих пе вых весовых резисторов, вторые выво- ды которых соединены с шиной источника питани , вторые ньгооды разделительных диодов соединены с выходом линейного сумматора, выход линейного сумматора подключен к. первому входу первого элемента И-НЕ, выход которого соединен со счетным входом одноразр дного счетчика, а второй и третий входы первого элемента И-НЕ соединены соответственно с входом тактирующих импульсов и входом управлени началом реализации переключательной функции, выход одноразр дного счетчика подключен к первому входу элемента И, второй вход которого соединен с выходом признака окончани реализации переключательной функции , выход элемента И соединен с выходом устройства, о т л и ч а Ющ и и с тем, что, с целью расширени функциональных возможностей, в него введены второй элемент И-НЕ, элемент ИЛИ, К+М-разр дный регистр сдвига и К инверторов, выходы которых соединены с первыми выводами соответствующих вторьгх весовых резисторов , вторые выводы подключены к первому входу первого элемента И-НЕ и к первому входу второго элемента И-НЕ, выход которого соединен с вторым входом элемента И, а второй вход подключен к выходу элемента ИЛИ и к четвертому входу первого элемента И-НЕ, входы элемента ИЛИ соединены с входами соответствующих инверторов и подключены к выходам соответствующих К младших разр дов регистра сдвига, К+М входов которого соединены с входами устройства, тактовый вход регистра подключен к выходу первого элемента И-НЕ, а вход предварительной записи подключен к входу предварительной записи всего устройства.