KR100498901B1

KR100498901B1 - 컴퓨터와 하드웨어장치간 인터페이스장치

Info

Publication number: KR100498901B1
Application number: KR1019970043790A
Authority: KR
Inventors: 마용락
Original assignee: 삼성전자주식회사
Priority date: 1997-08-30
Filing date: 1997-08-30
Publication date: 2005-09-28
Also published as: KR19990020330A

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

컴퓨터와 하드웨어간에 인터페이스를 제공하는 장치에 관한 것이다.

나. 발명이 해결하고자 하는 기술적 과제

간단하게 하드웨어장치를 직접 제어할 수 있으며 빠른 데이터 처리 속도에 대응할 수 있는 인터페이스장치를 제공한다.

다. 발명의 해결방법의 요지

컴퓨터와 하드웨어장치간에 접속되며 하드웨어장치에 대해 설정된 ID가 컴퓨터로부터 인가될 때 컴퓨터와 하드웨어장치간에 어드레스 및 데이터를 전송한다.

라. 발명의 중요한 용도

컴퓨터에서 하드웨어장치를 제어하는데 이용한다.

Description

컴퓨터와 하드웨어장치간 인터페이스 장치{APPARATUS TO INTERFACE BETWEEN COMPUTER AND HARDWARE DEVICE}

본 발명은 인터페이스(interface)장치에 관한 것으로, 특히 컴퓨터와 하드웨어(hardware)장치에 인터페이스를 제공하는 장치에 관한 것이다.

통상적으로 컴퓨터에 의해 각종 주변기기를 포함한 하드웨어장치를 제어할 경우 통신포트를 통한 RS-232C와 같은 인터페이스를 사용하여 왔었다. 이와 같이 RS-232C를 사용하는 경우 보 레이트(baud rate) 및 통신 프로토콜(protocol) 설정을 해주어야 한다. 또한 데이터 처리시 빠른 속도에 대응하지 못하였었다. 그리고 RS-232C의 데이터를 디코딩해주는 장치가 필요하였었다.

상술한 바와 같이 종래에는 컴퓨터에서 하드웨어장치를 직접 제어할 수 없고 별도의 통신 인터페이스를 사용함에 따라 프로토콜이 복잡하며 빠른 데이터 처리 속도에 대응할 수 없는 문제점이 있었다.

따라서 본 발명의 목적은 간단하게 하드웨어장치를 직접 제어할 수 있는 인터페이스장치를 제공함에 있다.

본 발명의 다른 목적은 빠른 데이터 처리 속도에 대응할 수 있는 인터페이스장치를 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 컴퓨터와 하드웨어장치간에 접속되며 하드웨어장치에 대해 설정된 ID(Identification)가 컴퓨터로부터 인가될 때 컴퓨터와 하드웨어장치간에 어드레스 및 데이터를 전송함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 회로 구성, 소자나 부품과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 1은 본 발명의 실시예에 따른 인터페이스장치의 블록구성도를 보인 것으로, 컴퓨터의 데이터버스(112) 및 어드레스버스(114) 및 제어버스(116)와 하드웨어장치(100) 사이에 접속되는 인터페이스장치(102)의 블록구성도를 보인 것이다. 상기 인터페이스장치(102)는 제1,제2버퍼(104,106)와 리드/라이트 결정부(108)와 어드레스 선택부(110)로 구성한다.

이와 같이 제1,제2버퍼(104,106)와 리드/라이트 결정부(108)와 어드레스 선택부(110)로 구성하는 인터페이스장치(102)의 본 발명의 실시예에 따른 상세회로도를 도 2로서 도시하였다.

이제 도 1 및 도 2를 참조하면, 제1버퍼(104)는 3상태 버스 트랜시버(3-state bus transceiver)를 사용하며 컴퓨터의 데이터버스 SD0∼SD7와 하드웨어장치(100)의 데이터버스 D0∼D7간에 접속되어 데이터를 전송한다. 제2버퍼(106)는 3상태 버퍼를 사용하며 컴퓨터의 어드레스버스 SA0∼SA7와 하드웨어장치(100)의 어드레스버스 A0∼A7간에 접속되어 컴퓨터로부터 하드웨어장치(100)로 어드레스를 전송한다.

그리고 리드/라이트 결정부(108)는 인버터들(NA1∼NA3)과 오아게이트(OR gate)들(OR1∼OR4)들과 디코더들(112,114)과 버퍼들(116,118)로 구성하며, 하드웨어장치(100)에 대한 컴퓨터의 리드/라이트에 따라 제1버퍼(104)의 데이터 전송방향과 인에이블 여부를 결정한다. 이때 리드/라이트 결정부(108)는 어드레스 선택부(110)에 의해 인에이블될 때 컴퓨터로부터의 리드신호 IOR 및 라이트신호 IOW에 따라 제1버퍼(104)의 방향선택단자 DIR를 제어하여 데이터 전송방향을 지정하고 인에이블단자 E를 제어하여 인에이블 여부를 지정한다. 이때 디코더들(112,114) 각각의 인에이블단자 E에 각 출력단이 접속되는 오아게이트들(OR3,OR4)에 의해 디코더들(112,114)중 하나가 리드/라이트에 따라 인에이블된다. 이에따라 디코더들(112,114)에 각각 하나씩 접속된 버퍼들(116,118)중 인에이블된 디코더에 접속된 버퍼를 통해 리드/라이트에 따른 제어신호들이 컴퓨터로부터의 어드레스 SA6,SA7에 의해 발생된다.

또한 어드레스 설정부(120)와 비교기(122)로 구성하는 어드레스 선택부(110)는 하드웨어장치(100)에 대해 설정된 ID가 컴퓨터로부터 인가될 때 리드/라이트 결정부(108)를 인에이블시킨다. ID 설정부(120)는 ID를 선택적으로 설정하는데, 전원전압 Vcc과 접지 사이에 직렬 접속되는 저항과 딥 스위치(DIP switch) 쌍들, 즉 저항들(R1∼R8)과 딥 스위치들(S1∼S8)을 구비하여 딥 스위치들(S1∼S8)의 스위칭상태에 따라 ID가 설정된다. 비교기(122)는 ID 설정부(120)의 ID값과 컴퓨터로부터 어드레스 SA8∼SA15로서 인가되는 ID값을 비교하여 동일할 때 리드/라이트 결정부(108)를 인에이블시킨다.

따라서 컴퓨터와 하드웨어장치(100)간의 데이터버스 및 어드레스 버스를 직접 연결함에 따라 컴퓨터에서 하드웨어장치(100)를 간단한 프로토콜에 의해 직접 제어할 수 있으며 빠른 데이터 처리 속도에 대응할 수 있게 된다.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시예에서는 상세한 회로 구성의 예를 보였으나, 필요에 따라 비트 수나 부품의 종류 및 개수는 얼마든지 다르게 할 수 있다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정하여져야 한다.

상술한 바와 같이 본 발명은 컴퓨터에서 하드웨어장치를 간단하게 직접 제어가 가능하며 데이터 처리 속도가 빠르게 적용할 수 있는 잇점이 있다.

도 1은 본 발명의 실시예에 따른 인터페이스장치의 블록구성도,

도 2는 본 발명의 실시예에 따른 도 1의 상세회로도.

Claims

컴퓨터와 하드웨어장치간 인터페이스장치에 있어서,

3상태 버스 트랜시버로 구성되며 상기 컴퓨터의 데이터버스와 상기 하드웨어 장치의 데이터버스 간에 접속되어 상기 컴퓨터와 하드웨어장치간에 데이터를 전송하는 제1버퍼와,

3상태 버스 트랜시버로 구성되며 상기 컴퓨터의 어드레스버스와 상기 하드웨어장치의 어드레스버스 간에 접속되어 상기 컴퓨터로부터 상기 하드웨어장치로 어드레스를 전송하는 제2버퍼와,

어드레스 선택부에 의해 인에이블될 때, 상기 하드웨어장치에 대한 상기 컴퓨터로부터의 리드신호 및 라이트신호에 따라 상기 제1버퍼의 방향선택단자를 제어하여 데이터 전송방향을 지정하고 인에이블단자를 제어하여 인에이블 여부를 지정하며, 상기 컴퓨터의 리드/라이트에 따른 제어신호들을 상기 컴퓨터로부터의 어드레스에 의해 발생하는 리드/라이트 결정부와,

상기 하드웨어장치에 대해 설정된 ID와 상기 컴퓨터로부터 인가되는 ID를 비교하여 동일할 때 상기 리드/라이트 결정부를 인에이블시키는 상기 어드레스 선택부를 구비함을 특징으로 하는 인터페이스장치.
제1항에 있어서, 상기 어드레스 선택부가,

상기 ID를 선택적으로 설정하는 ID 설정부와,

상기 ID 설정부의 ID값과 상기 컴퓨터로부터 인가되는 ID값을 비교하여 동일할 때 상기 리드/라이트 결정부를 인에이블시키는 비교기를 구비함을 특징으로 하는 인터페이스장치.
제2항에 있어서, 상기 ID 설정부가, 전원전압과 접지 사이에 직렬 접속되는 저항과 딥 스위치 쌍들을 구비하여 상기 딥 스위치의 스위칭상태에 따라 상기 ID가 설정됨을 특징으로 하는 인터페이스장치.
제1항에 있어서, 상기 리드/라이트 결정부가,

상기 컴퓨터로부터의 리드신호 및 라이트신호에 따라 인버터들(NA1∼NA3) 및 오아게이트들(OR1∼OR2)에 의해 상기 제1버퍼의 방향선택단자를 제어하여 데이터 전송방향을 지정하고 인에이블단자를 제어하여 인에이블 여부를 지정하며,

상기 컴퓨터로부터의 리드/라이트에 따라 오아게이트들(OR1∼OR2)에 의해 하나가 인에이블되는 디코더들(112,114)에 각각 하나씩 접속된 버퍼들(116,118)중 인에이블된 디코더에 접속된 버퍼를 통해 상기 리드/라이트에 따른 제어신호들을 상기 컴퓨터로부터의 어드레스에 의해 발생함을 특징으로 하는 인터페이스장치.