KR100286102B1 - 컴퓨터 시스템을 이용한 다접점 제어장치 - Google Patents
컴퓨터 시스템을 이용한 다접점 제어장치 Download PDFInfo
- Publication number
- KR100286102B1 KR100286102B1 KR1019970076852A KR19970076852A KR100286102B1 KR 100286102 B1 KR100286102 B1 KR 100286102B1 KR 1019970076852 A KR1019970076852 A KR 1019970076852A KR 19970076852 A KR19970076852 A KR 19970076852A KR 100286102 B1 KR100286102 B1 KR 100286102B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input
- signal
- pci
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
본 발명은 반도체 웨이퍼를 가공하는 공정 중에서 사진공정에 들어가는 스피너(Spinner)라는 장비에 적용되는 것으로서, 특히 PCI BUS를 이용하여 제공된 데이터와 어드레스 및 제어신호를 디코딩한 후 소정의 입출력 데이터를 제어하는 리드/라이트 신호와 보드선택 신호 및 각종 제어신호를 발생하고 데이터를 입출력하는 PCI 입출력부와, 상기 PCI 입출력부로부터 출력되는 리드/라이트 신호에 따라 데이터의 입출력을 제어하고, 소정의 보드선택 신호에 따라 콘넥터 선택신호를 발생한 후 상기 콘넥터 선택신호와 상기 PCI 입출력부로부터 출력되는 제어신호에 따라 소정의 선택 제어신호를 출력하는 PCI 디코딩수단, 및 상기 PCI 디코딩수단으로부터 출력되는 선택 제어신호에 따라 외부 입·출력 다접점 포트와 상호 데이터의 입출력을 제어하는 입출력접점 구동수단을 구비하므로써, PC 시스템의 PCI 버스 방식을 사용하여 보다 많은 입출력 접점들을 제어할 수 있고 상기 다수의 입출력 접점수에 비해 장치가 차지하는 공간을 감소시킬 수 있는 PC 시스템을 이용한 다접점 제어장치에 관한 것이다.
Description
본 발명은 반도체 웨이퍼를 가공하는 공정 중에서 사진공정에 들어가는 스피너(Spinner)라는 장비에 적용되는 것으로서, 특히 PCI 버스 방식의 고속 데이터 액세스 속도를 이용하여 다접점의 입출력을 제어하므로써, 장치의 설치 공간을 감소시킨 PC 시스템을 이용한 다접점 제어장치에 관한 것이다.
일반적으로 반도체 사진공정에 들어가는 스피터(Spinner) 장비의 입출력 접점수가 1천여개에 달하므로 장비를 생산라인내에서 사용하는 것은 공간상으로 매우 제한받기 때문에 다접점 제어용으로 사용되는 PLC(Program Logic Controller)를 사용하기에는 적당하지 않아 제어기의 개발이 용이한 PC(Personal Computer) 시스템을 사용하게 되었다.
상기 PC 시스템에서 데이터를 전송하는 버스의 구조는 ISA(Industry Standard Architecture;이하 '아이사'라 칭함) 방식과 PCI(Peripheral Component Interconnect;이하 '피시아이'라 칭함) 방식 등이 있으며, 상기 아이사 방식은 IBM-PC의 AT에 사용되는 16비트 버스 구조로 산업계의 표준 버스 구조이고, 피시아이 방식은 인텔사가 개발한 버스 방식으로 데이터의 전송 속도가 상기 아이사보다 빠르다.
도 1 은 종래기술에 의한 입출력제어 방식을 나타낸 블록도로서, 아이사 버스(IAS BUS)를 통해 공급된 신호를 디코딩한 후 데이터와 리드/라이트 신호 및 어드레스신호를 출력하는 디코더(1)와, 상기 디코더(1)의 출력신호를 버퍼링한 후 출력하는 버퍼(3)와, 상기 버퍼(3)에서 출력되는 데이터와 리드/라이프신호 및 소정의 선택신호로 다수의 외부 입출력 접점(5)을 제어하는 방식으로 구성되어 있다.
즉, 컴퓨터 내의 아이사 슬롯에서 출력되는 어드레스와 데이터 라인을 디코더(1)로 사용하여 버퍼(3)를 거친 후 외부 연결용 다수의 입출력 접점(5)과 연결했다.
상기 다수의 입출력 접점(5)을 제어하기 위해서 PLC(Program Logic Controller; 미도시)등의 제어기를 사용하여 제어하였다. 즉, 상위의 제어기와 PLC간의 통신으로 필요로 하는 데이터를 전송하여 입출력하였다.
상기와 같이 입출력 제어 전용제어기를 외부에 장착하여 사용할 경우에는 제어기들이 차지하는 공간이 크며, PC 시스템으로 직접 입출력을 제어할 경우에는 접점수의 제한이 따르는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 피시아이 버스 방식의 고속 데이터 액세스 속도를 이용하여 다접점의 입출력을 제어할 수 있어 장치의 설치 공간을 감소시킨 PC 시스템을 이용한 다접점 제어장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 장치는, PCI BUS를 이용하여 제공된 데이터와 어드레스 및 제어신호를 디코딩한 후 소정의 입출력 데이터를 제어하는 리드/라이트 신호와 보드선택 신호 및 각종 제어신호를 발생하고 데이터를 입출력하는 PCI 입출력부; 상기 PCI 입출력부로부터 출력되는 리드/라이트 신호에 따라 데이터의 입출력을 제어하고, 소정의 보드선택 신호에 따라 콘넥터 선택신호를 발생한 후 상기 콘넥터 선택신호와 상기 PCI 입출력부로부터 출력되는 제어신호에 따라 소정의 선택 제어신호를 출력하는 PCI 디코딩수단; 및 상기 PCI 디코딩수단으로 부터 출력되는 선택 제어신호에 따라 외부 입·출력 다접점 포트와 상호 데이터의 입출력을 제어하는 입출력접점 구동수단을 구비한다.
제1도는 종래기술에 의한 입출력제어 방식을 나타낸 블록도이다.
제2도는 본 발명에 의한 입출력 제어 방식을 나타낸 블록도이다.
제3도는 본 발명의 일실시에에 의한 상기 제2도의 피시아이 입출력부의 로직을 나타낸 회로도이다.
제4도는 본 발명의 일실시에에 의한 상기 제2도의 입출력 블록의 제어로직을 나타낸 회로도이다.
제5도는 본 발명의 일실시에에 의한 상기 제2도의 입출력 블록의 입출력포트를 나타낸 회로도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 디코더 20 : 버퍼
30 : PCI 입출력부 50 : 입·출력 블록
60 : PCI 디코더 70 : 버퍼
80 : 입출력접점
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
도 2 는 본 발명에 의한 입출력 제어 방식을 나타낸 블록도로서, 피시아이 버스 방식(PCI BUS)을 사용하여 피시아이 입출력 신호를 발생한 후 피시아이 입출력을 디코더(10)와 버퍼(20) 및 피시아이 입출력부(30)를 통해 외부의 다접점 입출력을 제어하기 위한 신호선(선택신호, 리드/라이트신호, 데이터 등)을 생성하여 외부 입출력 전용 블록(50)내에 디코더(60)를 만들어서 버퍼(70)를 경유한 후 외부 연결용 입출력 접점(80)과 연결하도록 구성한다.
상기의 경우 피시아이 버스(PCI BUS)에서 입출력 접점(80)까지의 데이터 액세스 속도는 기존의 아이사 버스 속도에 비해 3배 정도가 빠르기 때문에 입출력 전용 블록(50)을 부가적으로 구성하여도 전체적인 액세스 속도는 별차이가 없고, 본 발명과 같이 피시아이 입출력부(30)와 외부 입출력 전용 블록(50)의 2단계를 경유하므로써 더욱 많은 입출력 제어가 가능할뿐아니라 사용자가 피시아이 입출력을 조정하여 사용자의 편의대로 입출력 블록(50)을 재구성할 수도 있다.
상기 입출력제어 블록(50)내에는 실제 외부의 장치간의 입출력 포트를 제어하기 위한 제어용 로직수단과 장치간의 입출력을 위한 구동 집적회로들로 구성되어 있다.
즉, 피시아이 버스는 아이사 버스보다 입출력 액세스 속도가 빠르다는 장점을 가지고 있으므로, 입출력 접점(80)을 이용해서 데이터를 입출력을 하고 제어용 신호선을 만들어서 외부의 입출력 접점을 제어하도록 한다.
도 3 은 본 발명의 일실시예에 의한 상기 도 2 의 피시아이 입출력부(30)의 로직을 나타낸 회로도로서, 디코더(10)로부터 출력되는 데이터(Input)와 리드/라이트신호(RD/WR)와 선택신호(CS1,CS2,CS3) 및 제어신호를 복수의 게이트를 통해 각각 입력받아 각종 로직수단을 통하여 신호처리한 후 8비트 출력데이터(㉮)와 리드/라이트신호 및 보드 선택신호인 8비트 어드레스(㉯)와 제어신호(㉰)를 발생하여 입출력 블록(50)으로 출력하고, 입출력 블록(50)으로부터 출력되는 8비트 데이터(㉱)를 입력받을 수 있는 다수의 로직수단으로 구성되어 있다.
도 4 는 본 발명의 일실시예에 의한 상기 도 2의 입출력 블록(50)의 로직을 나타낸 회로도로서, 도 2 및 도 3을 참조하여 살펴보면 다음과 같다.
먼저, 상기 피시아이 입출력부(30)로부터 출력되는 라이트신호(WR)를 제공받고 8비트 데이터(㉮)를 입력받는 제 1 로직수단(61)과, 상기 피시아이 입출력부(30)로부터 출력되는 리드신호(RD)를 제공받고 입출력 블록(50)으로부터 생성된 8비트 데이터(㉱)를 피시아이 입출력부(30)로 출력하는 제 2 로직수단(63)과, 상기 피시아이 입출력부(30)로부터 어드레스 및 제어신호(㉯)를 입력받아 보드 선택 및 콘넥터를 선택신호(㉲)를 출력하는 복수의 제 3 로직수단(65, 67)과, 상기 제 3 로직수단(67)의 콘넥터 선택신호(㉲)와 상기 피시아이 입출력부(30)로부터 소정의 제어신호(㉰)를 공급받아 소정의 선택신호를 출력하는 복수의 디코더(69)들로 구성되어 있다.
도 5 는 본 발명의 일실시예에 의한 상기 도 2 의 버퍼 및 입출력 접점의 로직을 나타낸 회로도로서, 도 5a는 외부 장치와의 출력포트 부분을 나타낸 회로도이고, 도 5b는 외부 장치와의 입력포트 부분을 나타낸 회로도이며, 도 2 및 도 4 를 참조하여 살펴보면 다음과 같다.
먼저, 도 5a는 상기 디코더(69)로부터 출력되는 소정의 선택신호에 따라 제 1 및 제 2 로직수단(61,63)과 데이터(㉳)를 입력받아 그에 대응되는 신호를 출력하는 제 5 로직수단(71)과, 상기 제 5 로직수단(71)으로부터 출력되는 8비트 신호에 따라 각각 스위칭되어 다음단의 회로에 소정의 전원전압(VCC)을 공급하는 복수의 제 1 스위치수단(73)과, 상기 제 1 스위치수단(73)의 스위칭에 따라 소정의 전원전압(VCC)을 공급받아 스위칭되고 그에 대응되는 신호를 출력하는 제 6 로직수단(75)으로 구성되어 있다.
상기 복수의 스위치수단(73)은 포토커플러로 구성되어 있고, 상기 포토커플러는 아이솔레이션(Isolation)에 의해 부하측의 잡음을 감소시키고, PC 시스템의 전원과 입출력 제어 로직과 전원을 분리하여 사용하기 위해 설치했다.
도 5b는 외부로부터 인가되는 소정의 신호에 따라 각각 스위칭되어 다음단의 회로에 소정의 전원전압을 공급하는 복수의 제 2 스위치수단(77)과, 상기 제 2 스위치수단(77)의 스위칭에 따라 소정의 전원전압(VCC)을 공급받고 상기 디코더(69)로부터 출력되는 선택신호에 따라 상기 제 2 로직수단(63)의 입력단으로 8비트 데이터(㉳)를 출력하는 제 7 로직수단(79)으로 구성되어 있다.
상기 복수의 스위치수단(77)은 포토커플러로 구성되어 있고, 상기 포토커플러는 아이솔레이션에 의해 부하측의 잡음을 감소시키고, PC 시스템의 전원과 입출력 제어 로직과 전원을 분리하여 사용하기 위해 설치했다.
즉, 피시아이에서 발생하는 입출력 접점신호를 구분하여 보면, 출력용 데이터(㉮)와 입력용 데이터(㉱)와 리드/라이트 데이터 및 보드 선택용 신호(㉯)와 입출력 포트 선택용 신호(㉰) 등으로 나뉘어진다.
상기 신호선들은 입출력제어 블록(50)으로 연결되고, 입출력제어 블록(50)내에는 여러개의 입출력 보드(60~80)들이 들어있다.
상기 입출력 보드(60~80) 내에는 입출력제어 로직(도 4)과 입출력 포트(도 5)들이 있으며, 상기 입출력제어 로직(도 4)은 데이터선과 디코더(69) 등이 들어 있어서, 입출력포트용 구동 집적회로(71, 79)와 각각 연결되어 있다.
실제 입출력 포트(도 5)들은 PC의 전원 및 입출력제어 로직과 전원을 분리하여 사용하기 위해 포토커플러를 사용하였다.
상기 입출력제어 로직(도 4)을 기동시키기 위해서는, 피시아이 입출력부(30)로부터 리드/라이트 신호와 보드 선택신호를 출력하고, 사용할 포트의 번호를 출력하고, 데이터를 입력 또는 출력하고, 리드 또는 라이트신호의 취소 및 보드 취소 신호를 보내는 순서를 거치면 하나의 포트를 통해 1개의 바이트 입출력 데이터를 입력 또는 출력할 수 있다.
따라서, 상술한 바와 같이 본 발명에서는, PC 시스템의 피시아이 버스 방식을 사용하여 보다 많은 입출력 접점들을 제어할 수 있고, 상기 다수의 입출력 접점수에 비해 장치가 차지하는 공간을 감소시킬 수 있는 효과가 있다.
Claims (6)
- PCI BUS를 이용하여 제공된 데이터와 어드레스 및 제어신호를 디코딩한 후 소정의 입출력 데이터를 제어하는 리드/라이트 신호와 보드선택 신호 및 각종 제어신호를 발생하고 데이터를 입출력하는 PCI 입출력부; 상기 PCI 입출력부로부터 출력되는 리드/라이트 신호에 따라 데이터의 입출력을 제어하고, 소정의 보드선택 신호에 따라 콘넥터 선택신호를 발생한 후 상기 콘넥터 선택신호와 상기 PCI 입출력부로부터 출력되는 제어신호에 따라 소정의 선택 제어신호를 출력하는 PCI 디코딩수단; 및 상기 PCI 디코딩수단으로부터 출력되는 선택 제어신호에 따라 외부 입·출력 다접점 포트와 상호 데이터의 입출력을 제어하는 입출력접점 구동수단을 구비한 것을 특징으로 하는 PC 시스템을 이용한 다접점 제어 장치.
- 제1항에 있어서, 상기 PCI 입출력수단은, PCI 버스로부터 제공된 신호를 디코딩한 후 출력되는 데이터(Input)와 리드/라이트신호(RD/WR)와 선택신호(CS1,CS2,CS3) 및 제어신호를 복수의 게이트를 통해 각각 입력받아 각종 로직수단을 통하여 신호처리한 후 출력데이터(㉮)와 리드/라이트신호 및 보드 선택신호인 어드레스(㉯)와 제어신호(㉰)를 발생하여 상기 PCI 디코딩수단(60)으로 출력하고, 상기 PCI 디코딩수단(60)으로부터 출력되는 데이터를 입력받는 다수의 로직수단으로 구성된 것을 특징으로 하는 PC 시스템을 이용한 다접점 제어 장치.
- 제1항 또는 제2항에 있어서, 상기 PCI 디코딩수단은, 상기 PCI 입출력부(30)로부터 출력되는 라이트신호(WR)를 제공받고 데이터(㉮)를 입력받는 제 1 로직수단(61)과, 상기 PCI 입출력부(30)로부터 출력되는 리드신호(RD)를 제공받고 입출력 블록(50)으로부터 생성된 데이터(㉱)를 PCI 입출력부(30)로 출력하는 제 2 로직수단(63)과, 상기 PCI 입출력부(30)로부터 어드레스 및 제어신호(㉯)를 입력받아 보드 선택 및 콘넥터를 선택신호(㉲)를 출력하는 복수의 제 3 로직수단(65, 67), 및 상기 제 3 로직수단(67)의 콘넥터 선택신호(㉲)와 상기 PCI 입출력부(30)로부터 소정의 제어신호(㉰)를 공급받아 소정의 선택신호를 출력하는 복수의 디코더(69)들로 구성된 것을 특징으로 하는 PC 시스템을 이용한 다접점 제어 장치.
- 제3항에 있어서, 상기 입출력접점 구동수단의 출력포트는, 상기 디코더(69)로부터 출력되는 소정의 선택신호에 따라 제 1 및 제 2 로직수단(61,63)과 데이터(㉳)를 입력받아 그에 대응되는 신호를 출력하는 제 5 로직수단(71)과, 상기 제 5 로직수단(71)으로부터 출력되는 8비트 신호에 따라 각각 스위칭되어 다음단의 회로에 소정의 전원전압(VCC)을 공급하는 복수의 제 1 스위치수단(73), 및 상기 제 1 스위치수단(73)의 스위칭에 따라 소정의 전원전압(VCC)을 공급받아 스위칭되고 그에 대응되는 신호를 출력하는 제 6 로직수단(75)으로 구성된 것을 특징으로 하는 PC 시스템을 이용한 다접점 제어 장치.
- 제1항에 있어서, 상기 입출력접점 구동수단의 입력포트는, 외부로부터 인가되는 소정의 신호에 따라 각각 스위칭되어 다음단의 회로에 소정의 전원전압을 공급하는 복수의 제 2 스위치수단(77), 및 상기 제 2 스위치수단(77)의 스위칭에 따라 소정의 전원전압(VCC)을 공급받고 상기 디코더(69)로부터 출력되는 선택신호에 따라 상기 제 2 로직수단(63)의 입력단으로 8비트 데이터(㉳)를 출력하는 제 7 로직수단(79)으로 구성된 것을 특징으로 하는 PC 시스템을 이용한 다접점 제어 장치.
- 제4항에 있어서, 상기 제 1 스위치수단은, 포토커플러 소자로 구성된 것을 특징으로 하는 PC 시스템을 이용한 다접점 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970076852A KR100286102B1 (ko) | 1997-12-29 | 1997-12-29 | 컴퓨터 시스템을 이용한 다접점 제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970076852A KR100286102B1 (ko) | 1997-12-29 | 1997-12-29 | 컴퓨터 시스템을 이용한 다접점 제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990056833A KR19990056833A (ko) | 1999-07-15 |
KR100286102B1 true KR100286102B1 (ko) | 2001-04-16 |
Family
ID=37514649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970076852A KR100286102B1 (ko) | 1997-12-29 | 1997-12-29 | 컴퓨터 시스템을 이용한 다접점 제어장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100286102B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111124987A (zh) * | 2019-12-30 | 2020-05-08 | 京信通信系统(中国)有限公司 | 一种基于pcie的数据传输控制系统和方法 |
-
1997
- 1997-12-29 KR KR1019970076852A patent/KR100286102B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111124987A (zh) * | 2019-12-30 | 2020-05-08 | 京信通信系统(中国)有限公司 | 一种基于pcie的数据传输控制系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
KR19990056833A (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY118030A (en) | Terminal apparatus | |
KR100561119B1 (ko) | 신호 전송 장치 | |
KR20020083140A (ko) | 용접 시스템 | |
KR100286102B1 (ko) | 컴퓨터 시스템을 이용한 다접점 제어장치 | |
JP2005150201A (ja) | 半導体集積回路装置 | |
US4894558A (en) | Power saving input buffer for use with a gate array | |
KR0167644B1 (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 | |
US5084836A (en) | Parallel signal processing system | |
US6397269B1 (en) | Multiplexing pins of a PC card for providing audio communication between the PC card and host computer | |
KR920008446B1 (ko) | 마이크로 프로세서 | |
JPS6227409B2 (ko) | ||
KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
US7467252B2 (en) | Configurable I/O bus architecture | |
KR19990070994A (ko) | 피엘씨 | |
KR890005154B1 (ko) | 쿼드유와트 칩 선택제어회로 | |
KR940004259Y1 (ko) | 동기식 직렬통신 집적소자의 다중 어드레스 제어회로 | |
KR900005421B1 (ko) | 데이터의 선택적 통신을 위한 버스시스템 | |
KR890001798B1 (ko) | 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치 | |
KR200143251Y1 (ko) | 아이스퀘어씨 통신라인 제어회로 | |
KR940012128A (ko) | 마이크로 컴퓨터 | |
KR19980056115A (ko) | 반도체 장치 | |
KR940003616B1 (ko) | 입출력 데이타 인덱스 회로 | |
JPS63172389A (ja) | Icメモリカ−ド | |
JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
KR100213266B1 (ko) | 테스트 회로를 갖는 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |