KR19980056115A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR19980056115A KR19980056115A KR1019960075379A KR19960075379A KR19980056115A KR 19980056115 A KR19980056115 A KR 19980056115A KR 1019960075379 A KR1019960075379 A KR 1019960075379A KR 19960075379 A KR19960075379 A KR 19960075379A KR 19980056115 A KR19980056115 A KR 19980056115A
- Authority
- KR
- South Korea
- Prior art keywords
- low
- predecoder
- driver
- low predecoder
- decoder
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
로 디코더를 구비하는 반도체 장치에 있어서, 로 디코더의 수직 상부에 레이 아웃되어 있는 로 프리디코더 드라이버 및 로 프리디코더 드라이버의 수직 상부에 레이 아웃되어 있는 로 프리디코더를 구비하는 반도체 장치가 개시되어 있다. 본 발명에 의하면, 반도체 장치의 고 집적화에 따라 특히 동기식 반도체 메모리 장치에 있어서의 레이 아웃 면적을 줄일 수 있는 효과를 가진다.
Description
본 발명은 반도체 장치에 있어서 로 프리디코더의 레이 아웃에 관한 것으로서, 특히 레이 아웃의 면적을 줄일 수 있는 로 프리디코더의 레이 아웃에 관한 것이다.
로 프리디코더는 반도체 장치에 있어서, 로 어드레스를 입력하여 이를 디코딩하여 출력하는 기능을 가지는 회로이다. 따라서 출력 포트로부터 출력되는 데이터들의 수는 입력 포트에 입력되는 데이터 수에 비해서 기하급수적으로 증가된다,
특히 반도체 메모리 장치의 고 집적화에 따라 주어진 면적에 더 많은 셀 어레이들과 더 많은 제어 회로들이 집적되고 있다. 이러한 추세에 맞추어서 회로 내에 불필요한 데이터라인의 감소와 구조에 따른 회로 배치의 변화가 가해지고 있다. 또한, 중앙 처리 장치(CPU) 및 외부 장치의 클럭에 동기되어 내부 신호들을 제어하는 동기식 반도체 메모리 장치에 있어서는 뱅크(Bank) 개념을 도입하여 비동기식 반도체 메모리 장치를 여러 개를 합쳐 놓은 것과 같은 구조를 가지므로 칩 내부의 회로가 더욱 복잡해지고 있는 실정이다.
도 1은 반도체 장치에 있어서, 로 프리디코더(Row Predecoder) 및 로 프리디코더 드라이버(Row Predecoder Driver) 회로의 논리회로도이다.
도 1을 참조하면, 로 프리디코더 및 로 프리디코더 드라이버 회로는 로 프리디코더(100) 및 로 프리디코더 드라이버(110)를 구비한다.
로 프리디코더(100)는 로 어드레스를 입력하여 이를 디코딩하여 출력한다. 즉, 로 프리디코더(100)는 n 개의 로 어드레스 데이터들을 입력하여 2n개의 데이터를 출력 신호들로서 출력한다.
로 프리디코더 드라이버(110)는 로 프리디코더(100)로부터 출력되는 신호들을 입력하여 이들을 구동하여 출력한다. 로 프리디코더 드라이버(110)로부터 출력되는 신호들은 로 디코더(미도시)로 전달된다.
도 2는 도 1에 있어서, 로 프리디코더와 로 프리디코더 드라이버의 레이 아웃 배치도를 나타내고 있다.
도 2를 참조하면, 로 프리디코더(130)와 로 프리디코더 드라이버(140)는 레이 아웃 상에서 수평으로 나란히 배치되어 있다. 그리고 로 프리디코더(130)와 로 프리디코더 드라이버(140)의 배치 영역은 로 디코더(150)의 배치 영역과 수직 방향으로 병렬로 나열되어 있다. 따라서 로 프리디코더 드라이버(140)로부터 출력되는 신호들이 버싱 라인(Bussing Line)(160)을 거쳐서 로 디코더(150)의 입력 단자로 입력된다.
반도체 장치의 집적도가 증가함에 따라, 로 어드레스도 따라서 증가하기 때문에, 이와 같은 버싱 라인은 심각한 레이 아웃 면적의 증가를 초래한다. 특히 로 디코더가 위치하는 영역은 동기식 반도체 메모리 장치에 있어서 뱅크 동작을 제어하기 위한 회로들의 레이 아웃이 밀집된 지역이다. 따라서 버싱 라인들이 차지하는 레이 아웃 면적은 더욱 증가되어 지게된다.
따라서, 본 발명의 목적은 반도체 장치에 있어서, 로 프리디코더와 로 프리디코더 드라이버 회로들이 차지하는 레이 아웃 면적을 줄일 수 있는 반도체 장치를 제공하는 데 있다.
도 1은 로 프리디코더 및 로 프리디코더 드라이버의 회로의 논리 회로도이다.
도 2는 종래의 로 프리디코더의 레이 아웃을 나타내는 블록도이다.
도 3은 본 발명의 실시예에 따른 로 프리디코더의 레이 아웃을 나타내는 블록도이다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 장치는, 로 디코더, 로 디코더의 수직 상부에 레이 아웃되어 있는 로 프리디코더 드라이버 및 로 프리디코더 드라이버의 수직 상부에 레이 아웃되어 있는 로 프리디코더를 구비하는 것을 특징으로 한다.
이어서 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 자세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 레이 아웃도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 장치는 로 프리디코더(200), 로 프리디코더 드라이버(210), 및 로 디코더(220)를 구비한다.
로 프리디코더(200)는 로 어드레스(Ra0 내지 Ran)를 입력하여 이들을 디코딩하여 로 프리디코더 드라이버(210)의 입력단자로 입력시킨다. 로 프리디코더 드라이버(210)는 로 프리디코더(200)로부터의 출력들을 입력하여 이들을 구동하여 출력하여 로 디코더(220)의 입력 단자들로 입력시킨다.
로 프리디코더(200)는 레이 아웃 상에서 로 프리디코더 드라이버(210)의 수직 상부에 위치하고, 또한 로 프리디코더 드라이버(210)는 레이 아웃 상에서 로 디코더(220)의 수직 상부에 위치한다. 따라서, 로 프리디코더 드라이버(210)로부터의 출력들이 로 디코더(220)의 입력 단자들로 입력되기 위해서 레이 아웃 상에서 버싱 라인들을 필요로 하지 않게 된다.
이와 같이 로 디코더의 수직 상부에 로 프리디코더 드라이버를 레이 아웃시킴으로써 버싱 라인의 필요가 없게 되어 레이 아웃의 면적을 감소시킬 수 있게 된다.
본 발명은 로 디코더를 구비하는 반도체 메모리 장치에 있어서, 로 프리디코더 드라이버를 로 디코더가 위치하는 수직 상부에 레이 아웃하고, 또한 로 프리디코더를 로 프리디코더 드라이버가 위치하는 수직 상부에 레이 아웃하므로써, 칩 회로의 고 집적화에 따라, 특히 동기식 반도체 메모리 장치에 있어서의 레이 아웃 면적을 감소시킬 수 있는 효과를 가진다.
Claims (1)
- 로 디코더를 구비하는 반도체 장치에 있어서,상기 로 디코더의 수직 상부에 레이 아웃되어 있는 로 프리디코더 드라이버; 및상기 로 프리디코더 드라이버의 수직 상부에 레이 아웃되어 있는 로 프리디코더를 구비하는 것을 특징으로 하는 반도체 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960075379A KR19980056115A (ko) | 1996-12-28 | 1996-12-28 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960075379A KR19980056115A (ko) | 1996-12-28 | 1996-12-28 | 반도체 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980056115A true KR19980056115A (ko) | 1998-09-25 |
Family
ID=66395575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960075379A KR19980056115A (ko) | 1996-12-28 | 1996-12-28 | 반도체 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980056115A (ko) |
-
1996
- 1996-12-28 KR KR1019960075379A patent/KR19980056115A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100231605B1 (ko) | 반도체 메모리 소자의 전력소모 방지 장치 | |
KR100205667B1 (ko) | 마이크로컴퓨터 | |
US6272053B1 (en) | Semiconductor device with common pin for address and data | |
KR20040003209A (ko) | 반도체 메모리 장치의 패드 및 주변 회로 레이아웃 | |
KR0172426B1 (ko) | 반도체 메모리장치 | |
JP2005150201A (ja) | 半導体集積回路装置 | |
KR19980056115A (ko) | 반도체 장치 | |
KR100605576B1 (ko) | 일정한 데이터 억세스 타이밍을 유지할 수 있는 반도체메모리 장치 | |
KR0155170B1 (ko) | 반도체메모리 및 마이크로프로세서 | |
US6465884B1 (en) | Semiconductor device with variable pin locations | |
US5742539A (en) | Integrated circuit for content addressable memory | |
KR100211768B1 (ko) | 삼중 금속층을 가지는 반도체 메모리 장치 | |
KR0183847B1 (ko) | 레이아웃의 면적을 줄인 반도체 메모리 장치 | |
US6532179B2 (en) | Input signal receiving circuit for semiconductor integrated circuit | |
KR100849963B1 (ko) | 집적 회로 | |
US6032222A (en) | Semiconductor memory device with simultaneously write capability | |
KR19980065642A (ko) | 반도체 메모리장치의 출력패드 배치방법 | |
KR19990056833A (ko) | 컴퓨터 시스템을 이용한 다접점 제어장치 | |
JP2002164431A (ja) | フィールドプログラマブルゲートアレイ装置 | |
KR100351780B1 (ko) | 반도체집적회로장치 | |
JPH0689584A (ja) | 半導体メモリ | |
KR19990036591U (ko) | 반도체 칩의 구조 | |
KR200331154Y1 (ko) | 반도체기억소자 | |
KR20060091362A (ko) | 본딩 패드를 이용한 반도체 장치의 패드 배치 회로 | |
US6687182B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |