KR19990036591U - 반도체 칩의 구조 - Google Patents
반도체 칩의 구조 Download PDFInfo
- Publication number
- KR19990036591U KR19990036591U KR2019980002512U KR19980002512U KR19990036591U KR 19990036591 U KR19990036591 U KR 19990036591U KR 2019980002512 U KR2019980002512 U KR 2019980002512U KR 19980002512 U KR19980002512 U KR 19980002512U KR 19990036591 U KR19990036591 U KR 19990036591U
- Authority
- KR
- South Korea
- Prior art keywords
- data input
- level
- semiconductor chip
- output
- internal core
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 고안은 반도체 칩의 구조에 관한 것으로, 내부 코아, 데이터 입출력 셀 영역으로 구성되는 반도체 칩에 있어서, 내부 코아에서 데이터 입출력 셀로 출력되는 시모스 레벨의 내부신호를 티티엘 레벨로 변환 하는 레벨 쉬프터를 내부 코아에 구성함으로써 칩의 면적을 줄이고 집적도를 향상시킨다.
Description
본 고안은 반도체 칩의 구조에 관한 것으로 특히, 내부 코아에서 데이터 입출력 셀로 출력되는 시모스 레벨의 내부신호를 티티엘 레벨로 변환 하는 레벨 쉬프터에 관한 것이다.
도 1은 종래의 반도체 칩 구조도로써, 내부 코아(10), 라우팅 영역(20), 데이터 입출력 셀 영역(60)으로 크게 나뉘어진다.
내부 코아(10)에는 메모리 셀 어레이와 같은 내부 셀이 구성되고, 라우팅 영역(20)에는 배선이 형성되며, 라우팅 영역 주위의 칩 가장자리에 위치한 데이터 입출력 셀 영역(60)에는 외부 디바이스와 칩 사이의 인터페이스 역할을 하는 데이터 입출력 셀(30, 40, 50)이 구성된다.
데이터 입출력 셀(30, 40, 50)은 입출력 패드(I/O Pad), 정전기방지회로(ESD), 버퍼(Buffer), 레벨 쉬프터(Level Shifter) 등이 구성되어 있다. 레벨 쉬프터(31, 41, 51)는 내부 코아(10)에서 출력되는 3.3V의 시모스(CMOS: Complementary Metal-Oxide Semiconductor) 레벨을 입력으로 받아 5V의 티티엘(TTL: Transistor-Transistor Logic) 레벨로 승압 출력하기 위해 사용된다.
도 1에 도시된 바와같이, 종래에는 이 레벨 쉬프터가 데이터 입출력 셀에 구성되어 있었다. 그러므로 레벨 쉬프터를 필요로 하지 않는 데이터 입출력 셀의 경우, 이웃하는 다른 데이터 입출력 셀들과 높이 및 폭을 맞추기 위해 불필요한 레벨 쉬프터가 구성되어 셀 면적의 일부를 차지하게 된다.
결과적으로, 반도체 칩 전체 면적이 증가되어 집적도가 낮아지게 된다.
따라서, 본 고안의 목적은 내부 코아에서 데이터 입출력 셀로 출력되는 시모스 레벨의 내부신호를 티티엘 레벨로 변환 하는 레벨 쉬프터를 필요에 따라 내부 코아에 구성함으로써 반도체 칩의 면적을 줄이고 집적도를 높일 수 있는 반도체 칩의 구조를 제공하는 것이다.
도 1은 종래의 반도체 칩 구조도.
도 2는 본 고안에 따른 반도체 칩 구조도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 100: 내부 코아, 20, 200: 라우팅 영역,
30, 40, 50, 300, 400, 500: 데이터 입출력 셀
31, 41, 51, 310, 410, 510: 레벨 쉬프터
60, 600: 데이터 입출력 셀 영역
첨부한 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.
도 2는 본 고안의 반도체 칩 구조도로써, 내부 코아(100), 라우팅 영역(200), 데이터 입출력 셀 영역(600)으로 구성되어 있다.
내부 코아(100)에는 메모리 셀 어레이와 같은 내부 셀을 구성하고, 라우팅 영역(200)에는 배선을 형성하며, 라우팅 영역 주위의 칩 가장자리에 위치한 데이터 입출력 셀 영역(600)에는 외부 디바이스와 칩 사이의 인터페이스 역할을 하는 데이터 입출력 셀(300, 400, 500)을 구성한다. 데이터 입출력 셀(300, 400, 500)에는 입출력 패드(I/O Pad), 정전기방지회로(ESD), 버퍼(Buffer) 등을 구성한다.
또한, 데이터 입출력 셀(300, 400, 500)에서 3.3V 시모스 레벨을 5V 티티엘 레벨로 승압 출력하기 위해 요구되는 레벨 쉬프터(310, 410, 510)를 내부 코아(100)에 구성한다. 이때, 실제 필요한 레벨 쉬프터만을 선택적으로 내부 코아(100)에 구성한다.
본 고안은 내부 코아(100), 라우팅 영역(200), 데이터 입출력 셀 영역(600)으로 구성되는 반도체 칩의 구조에 있어서, 내부 코아(100)에 3.3V 시모스 레벨을 5V 티티엘 레벨로 승압 출력하기 위해 요구되는 레벨 쉬프터(310, 410, 510)를 필요에 따라 선택적으로 구성함으로써 칩의 면적 손실을 감소시키고 집적도를 향상시킨다.
Claims (1)
- 내부 코아, 데이터 입출력 셀 영역으로 구성되는 반도체 칩에 있어서, 상기 내부 코아에서 상기 데이터 입출력 셀로 출력되는 시모스 레벨의 내부신호를 티티엘 레벨로 변환 하는 레벨 쉬프터가 상기 내부 코아에 구성되는 반도체 칩.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980002512U KR19990036591U (ko) | 1998-02-25 | 1998-02-25 | 반도체 칩의 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980002512U KR19990036591U (ko) | 1998-02-25 | 1998-02-25 | 반도체 칩의 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990036591U true KR19990036591U (ko) | 1999-09-27 |
Family
ID=69712786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980002512U KR19990036591U (ko) | 1998-02-25 | 1998-02-25 | 반도체 칩의 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990036591U (ko) |
-
1998
- 1998-02-25 KR KR2019980002512U patent/KR19990036591U/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420813A (en) | Multiport memory cell circuit having read buffer for reducing read access time | |
| US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| EP0304286B1 (en) | Semiconductor integrated circuit device having logic macro and random access memory macro | |
| JP4671739B2 (ja) | 半導体集積回路装置及びこれに備えるｉ／ｏセル | |
| US5581109A (en) | Semiconductor device | |
| US6272053B1 (en) | Semiconductor device with common pin for address and data | |
| US5422441A (en) | Master slice integrated circuit having a reduced chip size and a reduced power supply noise | |
| KR100445841B1 (ko) | 반도체집적회로장치 | |
| JPH0529551A (ja) | 半導体集積回路 | |
| KR0172426B1 (ko) | 반도체 메모리장치 | |
| KR100224051B1 (ko) | 반도체 집적회로 | |
| KR100310116B1 (ko) | 반도체집적회로장치 | |
| JPH09107070A (ja) | 半導体集積回路装置 | |
| KR19990036591U (ko) | 반도체 칩의 구조 | |
| KR970005691B1 (ko) | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 | |
| US5585759A (en) | Input buffer of semiconductor integrated circuit | |
| KR100211768B1 (ko) | 삼중 금속층을 가지는 반도체 메모리 장치 | |
| KR100203869B1 (ko) | 반도체 메모리장치의 모니터링회로 | |
| JP2917626B2 (ja) | 半導体集積回路装置 | |
| KR930004297B1 (ko) | Cmos 집적회로의 입출력 겸용 셀 | |
| KR19980065642A (ko) | 반도체 메모리장치의 출력패드 배치방법 | |
| US20040165471A1 (en) | Semiconductor device | |
| JP3436229B2 (ja) | 半導体装置 | |
| JP2722796B2 (ja) | ゲートアレイ型集積回路 | |
| KR100207499B1 (ko) | 코어 리미트 설계를 위한 패드-오픈 입/출력 셀의 레이아웃 배치 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E801 | Decision on dismissal of amendment | ||
| E601 | Decision to refuse application |