KR100849963B1 - 집적 회로 - Google Patents

Abstract

반도체 칩(10) 상에서 분산 배치된 복수의 회로 블록(2∼7) 근방에 복수의 디코드 회로(1a∼1f)를 설치하고, 어드레스선 및 데이터선을 포함하는 디코드 전의 신호선(8)을 각 디코드 회로(1a∼1f)에 대하여 배선함으로써, 반도체 칩(10) 상에서 나도는 배선의 수를 신호선(8)의 비트수만큼으로 되도록 하여, 디코드 후의 개수가 많은 신호선(20)을 각 회로 블록(2∼7)까지 끌어 당기고 있던 종래와 비교하여, 전체의 배선 면적을 대폭 삭감할 수 있도록 하고, 이에 따라 칩 사이즈의 축소, 크로스토크 잡음의 저감, 레이아웃의 용이화 등을 도모한다.

도 2

반도체 칩, 회로 블록, 신호선, 디코드, 크로스토크.

Description

집적 회로 {INTEGRATED CIRCUIT}

본 발명은 집접 회로에 관한 것이며, 특히, 복수의 기능 블록을 하나의 반도체 칩 상에 집적한 집적 회로에 사용하여 바람직한 것이다.

근래, 반도체 칩의 집적화가 진행되어, 보다 많은 기능을 실현하는 회로 블록이 하나의 칩 상에 집적되도록 되어 있다. 하나의 칩 내에 복수의 회로 블록이 접적되는 경우에는, 각각의 회로 블록에 대하여 신호를 교환하기 위한 배선이 접속된다.

반도체 칩 내의 각 회로 블록에 대하여 디지털 데이터나 디지털 제어 신호를 공급하는 경우, 각 회로 블록에 대한 배선은 회로 블록의 수와, 대상이 되는 디지털 데이터 등 비트수에 따른 수만큼 필요하게 된다.

도 1은 복수의 회로 블록이 하나의 반도체 칩 상에 집적된 종래의 집적 회로의 구성을 개략적으로 나타내는 도면이다. 도 1에서 (1)은 시리얼 인터페이스 회로로 구성된 디코드 회로, (2∼7)은 복수의 회로 블록이다. 반도체 칩(100)은 1개의 디코드 회로(1)와 복수의 회로 블록(2∼7)을 집적하고 있다.

상기 디코드 회로(1)의 입력 단자에는 어드레스선과 데이터선을 포함하는 복수 개의 신호선(8)이 접속되어 있다. 디코드 회로(1)는 어드레스선으로부터 입력 된 수 비트의 어드레스 신호를 디코드하고, 디코드 후의 어드레스 수만큼 데이터선으로부터 입력된 디지털 데이터를 출력한다.

따라서, 디코드 회로(1)의 출력 단자에는, (디코드 후의 어드레스수)×(디지털 데이터의 비트수)의 개수를 포함하는 신호선(20)이 접속된다. 예를 들면, 신호선(8)의 어드레스선이 4비트, 데이터선이 16비트인 경우, 디코드 후의 어드레스수는 16이므로, 16×16=256개의 신호선(20)이 디코드 회로(1)의 출력 단자에 접속된다. 그리고, 이 신호선(20)이 각 회로 블록(2∼7)까지 배선된다.

그러나, 상기 도 1에 나타낸 종래의 집적 회로에서는, 디코드 회로(1)로부터 반도체 칩(100) 내에 분산 배치된 회로 블록(2∼7)의 각각에 대하여 256개의 배선이 접속되게 된다. 따라서, 매우 많은 배선이 반도체 칩(100) 내에서 끌어 당겨져, 그만큼 칩 면적이 증대되어 버린다고 하는 문제가 있었다.

또, 반도체 칩(100) 내에서 나도는 배선이 많은 만큼, 고속 신호를 전송할 때에 인접하는 배선 상에 잡음이 실려 버린다고 하는, 이른바 크로스토크 잡음을 일으키는 개소가 많아져 버린다고 하는 문제도 있었다. 그러므로, 최적의 칩 레이아웃을 설계하는 것이 매우 곤란해 집적 회로의 개발 효율이 저하된다고 하는 문제도 있었다.

본 발명은 이와 같은 문제를 해결하기 위해 이루어진 것이며, 복수의 회로 블록을 집적한 반도체 칩에 있어서, 칩 내에서 나도는 배선의 수를 삭감할 수 있도록 하여, 칩 사이즈의 축소, 크로스토크 잡음의 저감, 레이아웃의 용이화 등을 도모할 수 있도록 하는 것을 목적으로 한다.

본 발명의 집적 회로는 복수의 기능 블록을 하나의 반도체 칩 상에 집적한 집적 회로에 있어서, 입력 단자에 어드레스선과 데이터선이 접속되고, 상기 어드레스선으로부터 입력된 어드레스 신호를 디코드하고, 상기 데이터선으로부터 입력된 데이터를 상기 디코드의 결과에 따라 출력하는 디코드 회로를 상기 반도체 칩 상에 복수 설치하며, 상기 어드레스선 및 상기 데이터선을 포함하는 수 비트분의 신호선을 상기 복수의 디코드 회로에 대하여 배선하도록 하는 것을 특징으로 한다.

본 발명의 다른 양상에서는, 상기 복수의 디코드 회로는 상기 복수의 기능 블록과 같은 개수 구비되는 것을 특징으로 한다.

본 발명의 그 밖의 양상에서는, 상기 복수의 디코드 회로는 상기 복수의 기능 블록 근방에 각각 구비되는 것을 특징으로 한다.

본 발명은 상기 기술 수단으로 이루어지므로, 반도체 칩 상에서 나도는 배선은 최대라도 어드레스선과 데이터선을 포함하는 신호선의 비트수만큼으로 되어, 전체의 배선 면적을 종래와 비교하여 대폭 삭감할 수 있다.

또, 본 발명의 다른 특징에 의하면, 각 기능 블록에 대응하여, 개개로 디코드 회로를 배치하고, 각각의 디코드 회로에 대하여 적은 개수의 신호선을 배선하는 것이 가능하게 되어, 반도체 칩 내에서 나도는 배선의 면적을 충분히 삭감할 수 있다.

또, 본 발명의 그 밖의 특징에 의하면, 디코드 회로로부터 기능 블록에 대한 개수가 많은 배선을 극력 짧게 하는 것이 가능하게 되어, 반도체 칩 전체의 배선 면적을 더욱 삭감할 수 있다.

도 1은 종래의 반도체 칩의 구성예를 개략적으로 나타내는 도면이다.

도 2는 본 발명의 집적 회로를 실시한 반도체 칩의 구성예를 개략적으로 나타내는 도면이다.

이하, 본 발명의 한 실시 형태를 도면에 따라 설명한다.

도 2는 본 발명의 집적 회로를 실시한 반도체 칩(10)의 구성예를 개략적으로 나타내는 도면이다. 본 실시 형태의 반도체 칩(10)은 시리얼 인터페이스 회로로 구성된 복수의 디코드 회로(1a∼1f)와, 복수의 회로 블록(2∼7)을 집적하고 있다.

복수의 회로 블록(2∼7)은 각각이 상이한 기능을 실현하기 위한 기능 블록이다. 이들 기능 블록이 서로 공동(共動)함으로써, 목적으로 하는 데이터 처리가 실행된다. 이들 회로 블록(2∼7) 자체의 크기는 도 1에 나타낸 종래예의 것과 동일하다.

본 실시 형태에서 집적되는 디코드 회로(1a∼1f)의 수는 회로 블록(2∼7)의 수와 같은 개수이다. 그리고, 이들 복수의 디코드 회로(1a∼1f)는 각각 복수의 회로 블록(2∼7) 근방에 구비된다.

복수의 디코드 회로(1a∼1f)의 입력 단자에는, 어드레스선과 데이터선을 포함하는 복수 개의 신호선(8)이 접속되어 있다. 각 디코드 회로(1a∼1f)는 어드레스선으로부터 입력된 수 비트의 어드레스 신호를 디코드하고, 디코드 후의 어드레 스수만큼 데이터선으로부터 입력된 디지털 데이터 등을 출력한다.

따라서, 각 디코드 회로(1a∼1f)의 출력 단자에는, (디코드 후의 어드레스수)×(디지털 데이터의 비트수)의 개수를 포함하는 신호선(20)이 접속되어 있다. 예를 들면, 신호선(8)의 어드레스선이 4비트, 데이터선이 16 비트인 경우, 16×16=256개의 신호선(20)이 각 디코드 회로(1a∼1f)의 출력 단자에 접속된다.

단, 회로 블록(2∼7) 중에는, 16 비트의 디지털 데이터를 풀로 사용할 필요가 없는 것도 존재한다. 이 경우에는, 신호선(8)에 포함되는 16 비트의 데이터선 중, 사용하지 않는 비트수만큼의 데이터선은 디코드 회로(1a∼1f)에 입력하지 않도록 한다.

예를 들면, 회로 블록(4)에서는 10 비트분의 데이터만 사용한다고 하면, 디코드 회로(1c)의 입력 단자에는, 10 비트분의 데이터선만을 접속한다. 이 경우, 디코드 회로(1c)의 출력 단자에는, 16×10=160개의 신호선(20)이 접속되면 되며, 디코드 회로(1c)의 사이즈는 다른 디코드 회로(1a, 1b, 1d∼1f)와 비교하여 작아도 된다.

본 실시 형태에서는, 도 1과 같이 하나의 디코드 회로(1)로부터 256개의 신호선(20)을 복수의 회로 블록(2∼7)에 배선하는 것이 아니고, 어드레스선과 데이터선을 포함하는 최대 20 비트분의 신호선(8)을 반도체 칩(10) 상에 분산 배치된 복수의 디코드 회로(1a∼1f)에 대하여 배선하도록 하고 있다.

따라서, 반도체 칩(10) 상에 나도는 배선의 수는 신호선(8)의 최대 20개로 된다. 또 복수의 디코드 회로(1a∼1f)는 각각 복수의 회로 블록(2∼7) 근방에 구 비되므로, 디코드 회로(1a∼1f)로부터 회로 블록(2∼7)에 대한 최대 256개의 배선은 극력 짧게 할 수 있다.

이에 따라, 전체의 배선 면적을 종래와 비교하여 대폭 삭감할 수 있다. 디코드 회로(1a∼1f)의 수는 종래와 비교하여 많아져, 그만큼 칩 면적을 많이 필요로 하지만, 그것보다도 배선수의 삭감에 의한 칩면적 축소 쪽이 커, 전체로서 칩 사이즈를 작게 할 수 있다.

또, 반도체 칩(10) 내에 복수의 디코드 회로(1a∼1f)를 배치하는 동시에, 각 디코드 회로(1a∼1f)에 적은 개수의 신호선(8)을 배치함으로써, 반도체 칩(10) 내에 빈 스페이스가 만들어지는 일도 있다. 이 경우에, 그 빈 스페이스를 활용하여 회로 블록(2∼7) 내에서 사용하고 있는 소자를 밖으로 내보내, 회로 블록(2∼7) 자체의 회로 면적을 그만큼 작게 할 수도 있다. 이와 같이 하면, 반도체 칩(10)의 사이즈를 더욱 작게 할 수 있다. 밖으로 내보낼 소자로서는 회로 블록(2∼7) 내에서 비교적 큰 면적을 점유하는 용량 소자 등이 고려된다.

또 본 실시 형태의 집적 회로에 의하면, 반도체 칩(10) 내에서 나도는 배선이 작은 만큼, 크로스토크 잡음을 일으키는 개소를 적게 할 수 있어, 회로의 신뢰성을 향상시킬 수 있다. 또한 최적의 칩 레이아웃을 설계하는 것도 비교적 용이하게 되어, 집적 회로의 개발 효율이 향상된다고 하는 장점도 가진다.

그리고, 상기 실시 형태에서 나타낸 회로 블록(2∼7)의 수나, 어드레스선 및 데이터선의 비트수 등은 단순한 예시이며, 본 발명은 이것에 한정되지 않는다.

또 전술한 반도체 칩(10)은 디지털 회로 블록과 아날로그 회로 블록을 집적 한 디지털-아날로그 혼재(混在) 회로라도 된다.

또 디코드 회로(1a∼1f)의 수는 반드시 회로 블록(2∼7)의 수와 같은 개수가 아니라도 된다. 즉, 디코드 후의 신호선(20)을 배선해도, 칩 면적이나 크로스토크 잡음 등의 문제가 특히 생기지 않으면, 복수의 회로 블록으로 하나의 디코드 회로를 겸용하도록 해도 된다. 예를 들면, 도 2의 예에서, 2개의 회로 블록(5, 6)으로 하나의 디코드 회로(1e)를 겸용하여[디코드 회로(1d)는 사용하지 않음], 디코드 회로(1e)로부터 출력되는 신호선(20)을 2개의 회로 블록(5, 6)에 입력하도록 해도 된다.

그 밖에, 상기 실시 형태는 본 발명을 실시하는 데 있어서의 구체화의 일례를 나타낸 것에 불과하며, 이에 따라 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다. 즉, 본 발명은 그 정신, 또는 그 주요한 특징으로부터 일탈되지 않고, 여러 가지의 모양으로 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 반도체 칩 상에 디코드 회로를 복수 설치하고, 각 디코드 회로에 대하여 신호선을 배선하도록 했으므로, 반도체 칩 상에서 나도는 배선은 최대라도 상기 신호선의 비트수만큼으로 되어, 전체의 배선 면적을 종래와 비교하여 대폭 삭감할 수 있다. 이에 따라, 전체로서 칩 사이즈를 작게 할 수 있다.

또 반도체 칩 내에서 나도는 배선이 적은 만큼, 크로스토크 잡음을 일으키는 개소를 적게 할 수 있어, 회로의 신뢰성을 향상시킬 수 있는 동시에, 최적의 칩 레이아웃을 설계하는 것이 용이하게 되어, 집적 회로의 개발 효율을 향상시킬 수 있 다.

또 본 발명의 다른 특징에 의하면, 복수의 기능 블록과 같은 개수만큼 복수의 디코드 회로를 설치하므로, 각 기능 블록에 대응하여 개개로 디코드 회로를 배치할 수 있다. 이 경우, 모든 디코드 회로에 대하여 적은 개수의 배선을 끌어 당기게 되므로, 반도체 칩 내에서 끌어 당겨지는 배선의 면적을 충분히 삭감할 수 있다.

또 본 발명의 그 밖의 특징에 의하면, 복수의 디코드 회로를 각각 복수의 기능 블록 근방에 설치했으므로, 디코드 회로로부터 기능 블록에 대한 배선은 극력 짧게 할 수 있다. 이에 따라, 반도체 칩 전체의 배선 면적을 더욱 삭감할 수 있어, 전체로서 칩 사이즈를 보다 작게 할 수 있다.

본 발명은 복수의 회로 블록을 집적한 반도체 칩에 있어서, 칩 내에서 나도는 배선의 수를 삭감할 수 있도록 하여, 칩 사이즈의 축소, 크로스토크 잡음의 저감, 레이아웃의 용이화 등을 도모할 수 있도록 하는 데에 유용하다.

Claims (3)

1. 삭제
2. 복수의 기능 블록을 하나의 반도체 칩 상에 집적(集積)한 집적 회로에 있어서,

   입력 단자에 어드레스선과 데이터선이 접속되고, 상기 어드레스선으로부터 입력된 어드레스 신호를 디코드하고, 상기 데이터선으로부터 입력된 데이터를 상기 디코드의 결과에 따라 출력하는 디코드 회로를 상기 반도체 칩 상에 복수 설치하며,

   상기 어드레스선 및 상기 데이터선을 포함하는 수 비트분의 신호선을 상기 복수의 디코드 회로에 대하여 배선하고,

   상기 복수의 디코드 회로는 상기 복수의 기능 블록과 같은 개수 구비되는, 집적 회로.
3. 제2항에 있어서,

   상기 복수의 디코드 회로는 상기 복수의 기능 블록 근방에 각각 구비되는, 집적 회로.

Images