KR100608363B1 - 링 오실레이터 - Google Patents

링 오실레이터 Download PDF

Info

Publication number
KR100608363B1
KR100608363B1 KR1020040029632A KR20040029632A KR100608363B1 KR 100608363 B1 KR100608363 B1 KR 100608363B1 KR 1020040029632 A KR1020040029632 A KR 1020040029632A KR 20040029632 A KR20040029632 A KR 20040029632A KR 100608363 B1 KR100608363 B1 KR 100608363B1
Authority
KR
South Korea
Prior art keywords
signal
ring
ring oscillator
pulse signal
level
Prior art date
Application number
KR1020040029632A
Other languages
English (en)
Other versions
KR20050104254A (ko
Inventor
김광현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040029632A priority Critical patent/KR100608363B1/ko
Publication of KR20050104254A publication Critical patent/KR20050104254A/ko
Application granted granted Critical
Publication of KR100608363B1 publication Critical patent/KR100608363B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C1/00—Building elements of block or other shape for the construction of parts of buildings
    • E04C1/39—Building elements of block or other shape for the construction of parts of buildings characterised by special adaptations, e.g. serving for locating conduits, for forming soffits, cornices, or shelves, for fixing wall-plates or door-frames, for claustra
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/02—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls built-up from layers of building elements
    • E04B2/04—Walls having neither cavities between, nor in, the solid elements
    • E04B2/06—Walls having neither cavities between, nor in, the solid elements using elements having specially-designed means for stabilising the position
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/0801—Separate fastening elements
    • E04F13/0803—Separate fastening elements with load-supporting elongated furring elements between wall and covering elements
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/14—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements stone or stone-like materials, e.g. ceramics concrete; of glass or with an outer layer of stone or stone-like materials or glass
    • E04F13/147—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements stone or stone-like materials, e.g. ceramics concrete; of glass or with an outer layer of stone or stone-like materials or glass with an outer layer imitating natural stone, brick work or the like
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/38—Connections for building structures in general
    • E04B1/41—Connecting devices specially adapted for embedding in concrete or masonry
    • E04B1/4178—Masonry wall ties
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/02—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls built-up from layers of building elements
    • E04B2002/0202—Details of connections
    • E04B2002/0243—Separate connectors or inserts, e.g. pegs, pins or keys
    • E04B2002/025—U-shaped, e.g. brackets

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dram (AREA)

Abstract

본 발명은 링 오실레이터에 관한 것으로, 특히 링 오실레이터로부터 출력되는 펄스 신호의 주기를 용이하게 가변시킬 수 있는 링 오실레이터에 관한 것이다.
본 발명의 실시예인 링 오실레이터는 복수개의 선택 신호를 발생하는 선택 수단; 상기 복수개의 선택 신호를 각각 수신하며, 주기가 서로 다른 펄스 신호를 각각 출력하는 복수개의 링 패스를 구비하며, 상기 복수개의 링 패스는 복수개의 논리 소자와 복수개의 스위치가 링 형태로 연결되어 형성되며, 상기 복수개의 선택 신호에 의해 상기 복수개의 링 패스중, 하나의 링 패스가 선택되어 일정 주기의 펄스 신호를 출력한다.

Description

링 오실레이터{An ring oscillator}
도 1 은 본 발명 링 오실레이터를 사용한 내부전압 발생 장치의 블럭을 도시한 도면.
도 2 는 도 1 의 입력부를 상세히 도시한 도면.
도 3 은 도 1 의 퓨즈 튜닝부를 상세히 도시한 도면,
도 4 는 도 1 의 본 발명인 링 오실레이터를 상세히 도시한 도면.
도 5a 는 도 1 의 펌핑기를 상세히 도시한 도면.
도 5b 는 도 5a 의 펌핑기의 동작 파형을 도시한 도면.
도 6 은 도 1 의 출력부를 상세히 도시한 도면.
도 7 은 각각 다른 주기의 펄스 신호를 수신한 펌핑기의 동작 파형을 도시한 도면.
- 도면의 주요 부분에 대한 부호의 설명 -
110 : 입력부 120 : 퓨즈 튜닝부
130 : 디코딩부 140 : 링 오실레이터
150 : 펌핑기 160 : 출력부
210, 220 : 어드레스 입력 버퍼 231, 236 : 선택기
232, 237 : 앤드부 237, 238 : 스위치부
본 발명은 링 오실레이터에 관한 것으로, 특히 링 오실레이터로부터 출력되는 펄스 신호의 주기를 용이하게 가변시킬 수 있는 링 오실레이터에 관한 것이다.
링 오실레이터는 일정 주기의 펄스 신호를 출력하는 회로로써, 링 오실레이터는 펄스 신호를 수신하여 동작하는 장치에 적합하도록 펄스 신호를 최적화시켜야 한다. 펄스 신호를 수신 장치에 최적화시키기 위해서는 펄스 신호의 주기 가변이 필수적이다.
일예로 링 오실레터의 펄스 신호를 펌핑기가 수신할 경우, 펌핑기는 펄스 신호를 수신하여 특정 전압(Vcc)을 더 높은 전위의 일정 레벨로 쉬프트(shift)시킨다. 펌핑기에 의해 쉬프트된 전압을 메모리 장치의 구동전압으로 사용할 경우 메모리 장치가 동작하면, 쉬프트된 전압의 레벨은 하강하게 된다. 이렇게 하강한 전압은 펌핑기에 의해 다시 레벨 쉬프트되어 일정 레벨을 유지한다. 하강한 전압을 빠르게 레벨 쉬프트시키기 위해서는 펌핑기의 동작 속도를 빠르게 하여야 한다. 펌핑기의 동작 속도를 빠르게 하기 위해서는 펄스 신호의 주기를 빠르게 하여야 한다. 또한, 펌핑기가 필요 이상으로 고속 동작을 할 경우 펌핑기의 효율이 떨어지므로 펌핑기의 동작속도를 느리게 하여야 한다. 이러한 경우 펄스 신호의 주기를 느리게 하여야 한다.
이처럼, 링 오실레이터로부터 출력되는 펄스 신호는 수신하는 장치에 최적화되어야 한다. 이렇게 펄스 신호를 최적화시키기 위해서는 펄스 신호의 주기를 가변시켜야하며, 펄스 신호의 주기를 가변시킬려면, FIB(Focused Ion Beam) 장치를 사용하여 링 오실레이터의 옵션 장치들을 테스트 작업을 통해 가변시켜야 한다.
그러나 이러한 테스트 작업은 시간과 비용이 크게 증가되는 문제가 발생할 수 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 링 오실레이터의 출력신호인 펄스 신호의 주기를 용이하게 가변시킬 수 있는 링 오실레이터를 제공하고자 한다.
본 발명의 실시예인 링 오실레이터는 제어 신호와 외부로부터 전달되는 어드레스 신호를 수신하며, 상기 제어 신호가 인에이블되면 상기 어드레스 신호에 각각 대응하는 복수개의 선택 신호를 출력하는 선택 수단; 상기 복수개의 선택 신호를 각각 수신하며, 주기가 서로 다른 펄스 신호를 각각 출력하는 복수개의 링 패스를 구비하며, 상기 복수개의 링 패스는 복수개의 논리 소자와 복수개의 스위치가 링 형태로 연결되어 형성되며, 상기 복수개의 선택 신호에 의해 상기 복수개의 링 패스중, 하나의 링 패스가 선택되어 일정 주기의 펄스 신호를 출력한다.
(실시예)
이하, 도면을 참조하여 본 발명에 따른 실시예에 대하여 보다 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 링 오실레이터를 적용한 메모리 장치의 내부전압 발생 장치의 블럭을 도시한 것이다.
도시된 바와 같이, 메모리 장치의 내부전압 발생 장치는 입력부 (110), 퓨즈 튜닝부(120), 디코딩부(130), 링 오실레이터(140), 펌핑기(150), 출력부(160)를 구비한다.
입력부(110)는 외부로부터 2개의 어드레스 신호(A0, A1)를 수신하여 제어신호(Tm_enable)에 의해 2개의 어드레스 신호(A0, A1)를 퓨즈 튜닝부(120) 또는 메모리 셀 어드레스 디코더(도시 생략)로 전달한다. 여기서, 제어신호 (Tm_enable)는 메모리 장치의 동작모드 결정하는 신호로써 정상동작 모드일 경우에는 로우 레벨이 되고, 테스트 모드일 경우에는 하이 레벨이 된다. 제어신호(Tm_enable)에 의해 입력부(110)가 2개의 어드레스 신호(A0, A1)를 퓨즈 튜닝부(120)로 전달하면, 퓨즈 튜닝부(120) 또한 제어신호(Tm_enable)에 의해 디코딩부(130)로 출력신호를 전달한다. 이러한 출력신호를 수신한 디코딩부(130)는 각각 수신한 신호에 대응하는 출력신호(s0, s1, s2)를 링 오실레이터(140)로 전달한다. 이러한 신호(s0, s1, s2)를 수신한 링 오실레이터(140)는 수신한 신호에 의해 링 패스가 결정되어 펄스 신호를 출력한다. 링 오실레이터(140)로부터 출력되는 펄스 신호를 수신한 펌핑기(150)는 펄스 신호의 주기에 따라 반복적으로 전압을 레벨 쉬프트하여 내부전압을 발생한다. 이렇게 발생된 내부전압은 출력부(160)로 전달되고 출력부(160)는 제어신호 (Tm_enable)에 의해 펌핑기(150)로부터 수신한 내부전압을 출력하거나 데이터 (DATA)를 출력한다.
이하, 도면을 참조하여 도 1 의 각 블럭에 대해 상세히 설명하기로 한다.
도 2 는 도 1 에 도시된 입력부(110)를 상세히 도시한 것이다.
도시된 바와 같이, 입력부는 2개의 어드레스 입력 버퍼(210, 220)와 선택부(230)를 구비한다.
외부로부터 전달되는 2개의 어드레스 신호(A0, A1)는 각각 대응하는 2개의 어드레스 입력 버퍼(210, 220)로 전달되고, 어드레스 입력 버퍼(210, 220)는 수신한 어드레스 신호(A0, A1)를 다시 선택부(230)로 전달한다. 선택부(230)는 어드레스 신호(A0, A1)를 각각 대응하여 수신하는 2개의 선택기(231, 236)를 구비며, 선택기(231, 236)는 앤드부(232, 237)와 스위치부(233, 238)를 구비한다.
선택기(231, 236)는 어드레스 신호(A0, A1)와 제어신호(Tm_enable)를 수신하고, 제어신호(Tm_enable)에 의해 어드레스 신호(A0, A1)를 전달할 출력단자(234, 235, 239, 240)를 선택한다.
이하, 메모리 장치가 정상동작 모드일 경우와 테스트 모드일 경우로 구분하여 선택기(231, 236)의 동작에 대해 설명하기로 한다.
우선, 메모리 장치가 정상 동작일 경우, 제어신호(Tm_enable)는 로우 레벨이 된다. 로우 레벨인 제어신호(Tm_enable)에 의해 선택기(231, 236)의 스위치부(233, 238)는 턴온되고, 선택기(231, 236)는 스위치부(233, 238)와 연결된 출력단자(235, 240)를 통해 메모리의 셀 어드레스 디코더로 어드레스 신호(A0, A1)를 전달한다.
다음으로, 메모리 장치가 테스트 모드일 경우, 제어신호(Tm_enable)는 하이 레벨이 된다. 하이 레벨인 제어신호(Tm_enable)에 의해 선택기(231, 236)의 스위치 부(233, 238)는 턴오프되고, 선택기(231, 236)는 앤드부(232, 237)와 연결된 출력단자(234, 239)를 통해 퓨즈 튜닝부(120)로 어드레스 신호(A0, A1)를 전달한다.
도 3 은 도 1 에 도시된 퓨즈 튜닝부(120)를 상세히 도시한 것이다.
도시된 바와 같이, 퓨즈 튜닝부는 2개의 트랜지스터(N1, N2), 퓨즈(f1), 4개의 인버터(IN1, IN2, IN3, IN4), 2개의 낸드(NAND)게이트(NG1, NG2)를 구비한다.
낸드게이트(NG1)는 제어신호(Tm_enable)와 입력부(110)로부터 전달된 어드레스 신호(A0, A1)를 수신한다.
이하, 메모리 장치가 정상동작 모드일 경우와 테스트 모드일 경우로 구분하여 퓨즈 튜닝부의 동작에 대해 설명하기로 한다.
우선, 메모리 장치가 정상동작 모드일 경우, 제어신호(Tm_enable)는 로우 레벨이 되고, 제어신호(Tm_enable)에 의해 입력부(110)로부터 어드레스 신호(A0, A1)는 전달되지 않으므로 입력신호(input)는 로우 레벨이 된다. 그래서 낸드게이트 (NG1)는 하이 레벨의 신호를 출력한다. 퓨즈(f1)가 연결 상태이면, 인버터(IN1)는 외부전압 레벨인 하이 레벨의 신호를 수신한다. 이렇게 하이 레벨의 두 입력신호를 수신한 낸드게이트(NG2)는 로우 레벨의 신호를 출력하여 출력신호(cut)는 로우 레벨이 된다. 또한, 퓨즈(f1)가 절단 상태이면, 인버터(IN1)는 접지 레벨인 로우 레벨의 신호를 수신한다. 그 결과 낸드 게이트(NG2)는 하이 레벨의 신호를 출력하여 출력신호(cut)는 하이 레벨이 된다. 즉, 퓨즈(f1)에 의해 출력신호(cut)는 결정된다.
다음으로, 메모리 장치를 테스트 모드일 경우, 제어신호(Tm_enable)는 하이 레벨이 되고, 제어신호(Tm_enable)에 의해 입력부(110)로부터 어드레스 신호(A0, A1)는 전달되므로 입력신호(input)는 입력부(110)로부터 수신한 어드레스 신호(A0, A1)가 된다. 어드레스 신호(A0, A1)와 제어신호(Tm_enable)에 의해 낸드게이트 (NG1)는 로우 레벨의 신호를 출력한다. 퓨즈(f1)가 연결 상태이면, 인버터(IN1)는 하이 레벨의 신호를 수신한다. 그 결과 낸드게이트(NG2)는 하이 레벨의 신호를 출력하여 출력신호(cut)는 하이 레벨이 된다. 또한, 퓨즈(f1)가 절단 상태이면, 인버터(IN1)는 로우 레벨의 신호를 수신한다. 낸드게이트(NG2)는 하이 레벨의 신호를 출력하여 출력신호(cut)는 하이 레벨이 된다. 즉, 입력부(110)로부터 수신하는 어드레스 신호(A0, A1)에 의해 출력신호(cut)는 결정한다. 다시 말해, 메모리 장치가 테스트 모드일 경우, 출력신호(cut)는 입력부(110)로부터 수신한 어드레스 신호 (A0, A1)의 값을 가지고 출력된다.
도 1 의 디코딩부(130)는 어드레스 신호(A0, A1)의 값을 갖는 퓨즈 튜닝부(120)의 출력신호(cut)를 수신하여 출력신호(s0, s1, s2)를 결정한다. 이러한 출력신호(s0, s1, s2)는 링 오실레이터(140)로 전달된다.
우선, 어드레스 신호(A0, A1)가 모두 로우 레벨이 되면 디코딩부(130)의 출력신호는 s0 신호만 하이 레벨의 신호가 되고, 나머지 두 출력신호(s1, s2)는 로우 레벨이 된다.
다음으로, 어드레스 신호(A0, A1)중 A0 신호가 하이 레벨이 되면 디코딩부 (130)의 출력신호는 s1 신호만 하이 레벨이 되고, 나머지 두 신호 (s0, s2)는 모두 로우 레벨이 된다. 또한, A1 신호가 하이 레벨이면 디코딩부(130)의 출력신호는 s2 신호만 하이 레벨이 되고, 나머지 두 신호(s0, s1)는 모두 로우 레벨이 된다.
도 4 는 도 1 의 링 오실레이터(140)의 회로를 도시한 것이다.
도시된 바와 같이, 본 발명인 링 오실레이터는 홀수개의 인버터로 구성된 인버터 체인(410, 420, 430)과 낸드게이트(NG1), 인버터(IN1), 6개의 트랜지스터(N1, N2, N3, N4, N5, N6)를 구비하며, 이들 소자들은 링 형태로 연결되어 3개의 링 패스(패스A, 패스B, 패스C)를 형성한다.
트래지스터(N1, N2, N3, N4, N5, N6)는 디코딩부(130)의 출력신호(s0, s1, s2)를 수신하여 턴온/턴오프 되고, 트랜지스터(N1, N2, N3, N4, N5, N6)의 턴온/턴오프에 의해 링 오실레이터의 링 패스(패스A, 패스B, 패스C)가 결정된다. 낸드게이트(NG1)는 인버터 체인(410, 420, 430)의 출력신호와 링 오실레이터의 인에이블신호(Osc_enable)를 수신하여 링 오실레이터의 출력신호(Osc)를 펌핑기(150)로 전달한다. 인버터(IN1)는 출력신호(Osc)를 다시 인버터 체인(410, 420, 430)으로 전달한다. 즉, 각각의 인버터 체인(410, 420, 430)과 각각의 인버터 체인에 연결된 각 2개의 트랜지스터, 낸드게이트(NG1), 인버터(IN1)에 의해 3개의 링 패스(패스A, 패스B, 패스C)를 형성한다.
링 오실레이터의 인에이블 신호(Osc_enable)는 제어신호로써, 링 오실레이터의 인에이블 신호(Osc_enable)가 로우 레벨을 유지하면 링 오실레이터는 항상 하이 레벨의 신호를 출력하고, 링 오실레이터의 인에이블 신호(Osc_enable)가 하이 레벨을 유지하면, 링 오실레이터는 일정 주기의 펄스 신호를 출력한다.
이하, 디코딩부(130)로부터 수신하는 신호(s0, s1, s3)에 따른 링 오실레이 터의 동작에 대해 대해 상세히 설명하기로 한다.
우선, 디코딩부(130)로부터 수신하는 신호(s0, s1, s2) 중 s0 신호만 하이 레벨의 신호이면, 트랜지스터(N3, N4)는 턴온되어 링 오실레이터의 링 패스는 패스A가 된다. 즉, 링 오실레이터는 패스A에 의한 주기를 갖는 펄스 신호를 출력한다.
또한, s1 신호만 하이 레벨의 신호이면, 트랜지스터(N1, N2)는 턴온되어 링 오실레이터의 링 패스는 패스B가 된다. 즉, 링 오실레이터는 패스B에 의한 주기를 갖는 펄스 신호를 출력한다. 패스B의 인버터 체인(410)이 패스A의 인버터 체인 (420)보다 짧기 때문에 패스B에 의한 펄스 신호의 주기는 패스A에 의한 펄스 신호의 주기보다 짧아지게 된다.
다음으로, s2 신호만 하이 레벨의 신호이면, 트랜지스터(N5, N6)는 턴온되어 링 오실레이터의 링 패스는 패스C가 된다. 즉, 링 오실레이터는 패스C에 의한 주기를 갖는 펄스 신호를 출력한다. 패스C의 인버터 체인(430)이 패스A의 인버터 체인(420)보다 길기 때문에 패스C에 의한 펄스 신호의 주기는 패스A에 의한 펄스 신호의 주기보다 길어지게 된다.
도 5a 는 도 1 의 펌핑기(150)의 회로를 도시한 것이다.
도시된 바와 같이, 펌핑기는 캐패시터에 의해 차지 펌핑 방식의 펌핑기로 3개의 NMOS 트랜지스터(N1, N2, N3)와 2개의 캐패시터(Cp, CL)를 구비한다.
외부전압(VCC)과 접지전압 사이에 NMOS 트랜지스터(N2)와 부하 캐패시터(CL)가 직렬로 연결되며, 외부전압(Vcc)과 입력단자(P) 사이에 NMOS 트랜지스터(N1)와 펌핑 캐패시터(Cp)가 직렬로 연결된다. 또한, NMOS 트랜지스터(N3)는 두 캐패시터 (CL, Cp)사이에 연결된다.
이하, 링 오실레이터(140)로부터 수신하는 펄스 신호에 따른 펌핑기의 동작에 대해 상세히 설명하기로 한다.
우선, 링 오실레이터(140)로부터 펄스 신호가 입력 단자(P)에 인가되지 않으면 NMOS 트랜지스터(N1, N2)는 턴온되고, NMOS 트랜지스터(N1, N2)에 의해 노드A와 노드B에 전위가 상승한다. 노드A와 노드B에 충전되는 전위는 외부전압(Vcc)에서 NMOS 트랜지스터(N1, N2)의 문턱전압 차이(Vcc-Vtn)만큼의 전위이다. 이때 펄스 신호가 입력 단자(P)로 인가되면 노드A는 (βVcc)(여기서 β는 상승비)만큼 전위 레벨이 상승하여 Vcc-Vtn+(βVcc) 만큼의 전위 레벨이 된다. 상승된 전위에 의해 NMOS 트랜지스터(N3)는 턴온되고, 턴온된 NMOS 트랜지스터(N3)에 의해 노드A의 일부 전하는 노드B로 전달되어 부하 캐패시터(CL)에 충전된다. 즉, 펌핑 캐패시터(Cp)를 통해 노드A에 충전된 전하가 부하 캐패시터(CL)에 충전된 것이다. 하지만 일반적으로 부하 캐패시터(CL)가 펌핑 캐패시터(Cp)보다 용량이 크므로 노드 A에의해 노드B에 충전된 전위(δ)는 작다.
펄스 신호가 인가될 때마다 노드A의 전위는 Vcc-Vtn+(βVcc) 만큼의 레벨이 된다. 상승된 전위에 의해 NMOS 트랜지스터(N3)는 턴온되고, 노드A에 충전된 전하가 노드B로 전달어 노드B의 전위는 상승하게 된다.
노드B의 전압이 상승하여 노드A와 노드B의 전위차가 문턱전압(Vtn) 만큼이 되면 NMOS 트랜지스터(N3)는 턴오프된다. 그래서 노드B의 전하의 충전이 멈추게 되 고, 부하 캐패시터(CL)의 전위 상승은 멈추게 된다. 이때 노드B의 전위는 Vcc-2Vtn+(βVcc) 레벨이 된다. 즉, 노드B의 전위는 일정 레벨(Vcc-2Vtn+(βVcc))의 내부전압이 된다. 이러한 일정 레벨(Vcc-2Vtn+(βVcc))의 내부전압은 부하 캐패시터 (CL)에 충전된 전하에 의해서 유지하는데 메모리 장치가 동작하면 전하가 손실되어 전압의 레벨이 하강하게 된다. 그러면 NMOS 트랜지스터(N3)가 다시 턴온되고, 노드A에 충전된 전하가 노드B로 전달되어 다시 노드B에 전위가 상승하여 일정 레벨(Vcc-2Vtn+(βVcc))의 내부전압을 유지하게 된다.
내부전압이 일정 전압 레벨(Vcc-2Vtn+(βVcc))까지 도달하는 시간은 펌핑 캐패시터(Cp)와 부하 캐패시터(CL) 크기의 비와 펌핑기가 수신하는 펄스 신호의 주기에 따라 결정된다.
도 5b 는 전술한 펌핑기(150)의 동작파형을 도시한 것이다.
펄스 신호(P)는 접지전압 레벨과 외부전압(Vcc) 레벨로 주기적으로 변화하게 된다. 노드A의 전위는 펄스 신호(P)가 접지전압 레벨이 되면 Vcc-Vtn 레벨이 되고, 펄스 신호(P)가 외부전압(Vcc) 레벨이 되는 순간 노드A의 전위는 Vcc-Vtn+(βVcc) 레벨이 되어 노드A의 전하가 노드B로 전달된다. 전하가 전달되면 노드A의 전위는 Vcc+δ레벨이 된다. 노드B의 전위는 펄스 신호(P)가 접지전압 레벨이면 Vcc-Vtn이 되고, 펼스 신호(P)가 외부전압(Vcc) 레벨이 되면 노드A에 충전된 전하가 노드B로 전달되어 노드B의 전위는 Vcc-Vtn+δ가 된다.
펄스 신호(P)가 다시 접지전압 레벨로 변화하면 노드A는 Vcc-Vtn 레벨 이하로 떨어진 후 도 5a 의 NMOS 트랜지스터(N1)에 의해 다시 Vcc-Vtn 레벨로 상승한 다. 그리고 다시 펄스 신호(P)가 외부전압(Vcc) 레벨로 상승하면 노드A의 전위는 Vcc-Vtn+(βVcc) 레벨이 되어 다시 노드B로 전하를 전달하고, 전하를 전달받은 노드B의 전위는 Vcc-Vtn+δ+(δ`) 레벨이 된다.
위와 같은 과정을 도 5a 의 펌핑기가 반복하여 노드A와 노드B의 전위차가 문턱전압(Vtn) 레벨이 되면 노드A의 전위는 펄스 신호(P)에 따라 Vcc-Vtn+(βVcc) 레벨과 Vcc-Vtn 레벨로 변화하게 되고, 노드B의 전위는 일정한 Vcc-2Vtn+(βVcc) 레벨이 된다. 이러한 노드B의 전위가 내부전압이 되어 출력부(160)에 전달된다.
도 6 은 도 1 의 출력부(160)를 도시한 것이다.
도시된 바와 같이, 출력부는 데이터 버퍼(610), 스위치부 (620), 데이터 패드(630)를 구비한다.
데이터 버퍼(610)는 메모리의 셀 데이터(DATA)와 제어신호(Tm_enable)를 수신하여 데이터 패드(630)로 메모리의 셀 데이터(DATA)를 전달한다. 스위치부(620)는 스위치(S1)와 인버터(IN1)로 구성되며, 제어신호 (Tm_enable)에 의해 턴온/턴오프 된다. 스위치부(620)가 턴온되면 펌핑기(150)로부터 수신한 내부전압을 데이터 패드(630)로 전달한다.
메모리 장치가 정상동작 모드일 경우, 제어신호(Tm_enable)는 로우 레벨이 되어 스위치부(620)는 턴오프된다. 제어신호(Tm_enable)에 의해 데이터 버퍼(610)는 활성화되어 데이터 패드(630)로 수신한 메모리의 셀 데이터(DATA)를 전달한다.
반면, 테스트 모드일 경우, 제어신호(Tm_enable)는 하이 레벨이 되어 스위치부(620)는 턴온된다. 또한, 데이터 버퍼(610)는 제어신호(Tm_enable)에 의해 비활 성화되고, 데이터 패드(630)는 펌핑기(150)로부터 내부전압을 수신한다.
다음으로, 도 7 을 참조하여 본 발명의 우수성을 설명하기로 한다.
도 7 은 펌핑기(150)의 동작 파형(710, 720, 730)을 도시한 것이다.
도시된 동작 파형(710, 720, 730)은 링 오실레이터(140)로부터 각각 다른 주기의 펄스 신호를 수신한 펌핑기(150)의 동작을 도시한 것이다.
3개의 동작 파형(710, 720, 730)은 펌핑기(150)의 동작속도 차이를 나타내고 있다. 즉, 도 5a 에 도시된 펌핑기의 노드B에 전압 레벨이 일정한 레벨(Vcc-2Vtn+(βVcc))까지 도달하는 속도의 차이를 나타내고 있다. 여기서, 도 4 에 도시된 링 오실레이터의 링 패스(패스A, 패스B, 패스C) 중 패스A에 의해 출력된 펄스 신호를 수신한 펌핑기(150)의 동작 파형이 도 7 의 710이고, 패스B에 의해 출력된 펄스 신호를 수신한 펌핑기(150)의 동작 파형이 도 7 의 720이며, 패스C에 의해 출력된 펄스 신호를 수신한 펌핑기(150)의 동작 파형이 도 7 의 730이라고 하자.
이하, 링 오실레이터(140)로부터 펄스 신호를 수신한 펌핑기(150)의 동작을 최적화시키는 과정에 대해 상세히 설명하기로 한다.
우선, 펌핑기(150)를 도 7 에 도시된 710의 동작 파형으로 최적화시킬 경우,메모리 장치를 테스트 모드로 전환하여, 어드레스 신호(A0, A1)를 모두 로우 레벨로 하면 디코딩부(130)는 s0 신호를 하이 레벨로 출력한다. 그 결과 링 오실레이터 (140)는 링 패스(패스A, 패스B, 패스C)중 패스A에 의한 주기로 펄스 신호를 출력한다. 일정 주기의 펄스 신호를 수신한 펌핑기(150)는 동작하게 되고, 펌핑기(150)의 동작 파형은 도 7 에 도시된 710이 된다. 이렇게 링 오실레이터(140)의 펄스 신호 를 펌핑기(150)에 최적화시킨 후 도 3 에 도시된 퓨즈 튜닝부(120)의 퓨즈(f1)를 절단하면 메모리 장치가 정상동작 모드로 전환하여도 링 오실레이터(140)의 펄스 신호는 펌핑기(150)에 최적화된 상태를 유지하게 된다.
다음으로, 펌핑기(150)를 도 7 에 도시된 720의 동작 파형으로 최적화시킬 경우, 메모리 장치를 테스트 모드로 전환하여, 어드레스 신호(A0, A1) 중 A0 신호를 하이 레벨로 하면 디코딩부(130)는 s1 신호를 하이 레벨로 출력한다. 그 결과 링 오실레이터(140)는 링 패스(패스A, 패스B, 패스C)중 패스B에 의한 주기로 펄스 신호를 출력한다. 일정 주기의 펄스 신호를 수신한 펌핑기(150)는 동작하게 되고, 펌핑기(150)의 동작 파형은 도 7 에 도시된 720이 된다. 이렇게 링 오실레이터 (140)의 펄스 신호를 펌핑기(150)에 최적화시킨 후 도 3 에 도시된 퓨즈 튜닝부 (120)의 퓨즈(f1)를 절단하면 메모리 장치가 정상동작 모드로 전환하여도 링 오실레이터(140)의 펄스 신호는 펌핑기(150)에 최적화된 상태를 유지하게 된다.
또한, 펌핑기(150)를 도 7 에 도시된 730의 동작 파형으로 최적화시킬 경우, 메모리 장치를 테스트 모드로 전환하여, 어드레스 신호(A0, A1) 중 A1 신호를 하이 레벨로 하면 디코딩부(130)는 s2 신호를 하이 레벨로 출력한다. 그 결과 링 오실레이터(140)는 링 패스(패스A, 패스B, 패스C)중 패스C에 의한 주기로 펄스 신호를 출력한다. 일정 주기의 펄스 신호를 수신한 펌핑기(150)는 동작하게 되고, 펌핑기 (150)의 동작 파형은 도 7 에 도시된 730이 된다. 이렇게 링 오실레이터(140)의 펄스 신호를 펌핑기(150)에 최적화시킨 후 도 3 에 도시된 퓨즈 튜닝부(120)의 퓨즈 (f1)를 절단하면 메모리 장치가 정상동작 모드로 전환하여도 링 오실레이터(140)의 펄스 신호는 펌핑기(150)에 최적화된 상태를 유지하게 된다.
이상에서 알 수 있는 바와 같이, 본 발명에 따른 링 오실레이터를 사용하는 경우, 링 오실레이터의 출력신호인 펄스 신호의 주기를 용이하게 가변시킬 수 있다. 이러한 본 발명은 펄스 신호를 수신하여 동작하는 장치에 용이하게 최적화시킬 수 있다. 그 결과, 최적화를 위한 테스트 비용 및 시간을 절감시킬 수 있다.

Claims (3)

  1. 삭제
  2. 제어 신호와 외부로부터 전달되는 어드레스 신호를 수신하며, 상기 제어 신호가 인에이블되면 상기 어드레스 신호에 각각 대응하는 복수개의 선택 신호를 출력하는 선택 수단;
    상기 복수개의 선택 신호를 각각 수신하며, 주기가 서로 다른 펄스 신호를 각각 출력하는 복수개의 링 패스를 구비하며,
    상기 복수개의 링 패스는 복수개의 논리 소자와 복수개의 스위치가 링 형태로 연결되어 형성되며,
    상기 복수개의 선택 신호에 의해 상기 복수개의 링 패스중, 하나의 링 패스가 선택되어 일정 주기의 펄스 신호를 출력하는 것을 특징으로 하는 링 오실레이터.
  3. 상기 2 항에 있어서,
    상기 복수개의 링 패스는,
    상기 복수개의 선택 신호를 수신하는 모스 트랜지스터로 구성된 복수개의 스위치;
    각각 다른 갯수의 인버터가 직렬로 연결된 복수개의 인버터 체인을 포함하는 상기 복수개의 논리 소자를 구비하며,
    상기 복수개의 스위치중 턴온된 스위치에 의해 상기 복수개의 링 패스중 하나의 링 패스가 선택되고,
    상기 복수개의 인버터 체인에 의해 펄스 신호의 주기가 가변되는 것을 특징으로 하는 링 오실레이터.
KR1020040029632A 2004-04-28 2004-04-28 링 오실레이터 KR100608363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040029632A KR100608363B1 (ko) 2004-04-28 2004-04-28 링 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029632A KR100608363B1 (ko) 2004-04-28 2004-04-28 링 오실레이터

Publications (2)

Publication Number Publication Date
KR20050104254A KR20050104254A (ko) 2005-11-02
KR100608363B1 true KR100608363B1 (ko) 2006-08-08

Family

ID=37281908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029632A KR100608363B1 (ko) 2004-04-28 2004-04-28 링 오실레이터

Country Status (1)

Country Link
KR (1) KR100608363B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728996B1 (ko) * 2006-09-29 2007-06-15 주식회사 하이닉스반도체 링 오실레이터

Also Published As

Publication number Publication date
KR20050104254A (ko) 2005-11-02

Similar Documents

Publication Publication Date Title
KR101623117B1 (ko) 레벨 쉬프팅이 가능한 로직 회로
US6914462B2 (en) Power-on reset circuit and method
JP4987607B2 (ja) レベルシフト回路
KR100487097B1 (ko) 디지털신호전달장치
US20060097804A1 (en) Internal voltage generator for semiconductor memory device
EP0051920B1 (en) Memory arrangement with means for interfacing a central processing unit
GB2221072A (en) Programmable sequential-code recognition circuit
KR100546300B1 (ko) 칩 정보 출력회로
KR19980024776A (ko) 동기형 반도체논리회로
US5708604A (en) Dynamic selection control in a memory
US6504769B2 (en) Semiconductor memory device employing row repair scheme
US7994835B2 (en) Duty control circuit and semiconductor device having the same
KR100368307B1 (ko) 안티퓨즈 프로그램 회로
KR100608363B1 (ko) 링 오실레이터
KR100714021B1 (ko) 출력 신호의 출력 지연 시간을 감소시키는 먹싱 회로
KR100655379B1 (ko) 유효 출력 데이터 윈도우를 확장시킬 수 있는 출력회로,이를 구비한 반도체 메모리 장치, 및 유효 출력 데이터확장방법
KR100543921B1 (ko) 지연 변경 장치
JP2005124156A (ja) フリップフロップ
US7961009B2 (en) Domino logic block having data holding function and domino logic including the domino logic block
KR100217270B1 (ko) 반도체 메모리 장치
KR930024024A (ko) 반도체 기억장치
KR970051250A (ko) 저소비 전력의 디램(dram) 비트라인 선택회로
JP3770967B2 (ja) 発振回路
US4694278A (en) Integrable decoding circuit
KR102526621B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee