SU1552170A1

SU1552170A1 - Мультиплексор

Info

Publication number: SU1552170A1
Application number: SU884454103A
Authority: SU
Inventors: Леонид Болеславович Авгуль; Валерий Павлович Супрун
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны; Белорусский государственный университет им.В.И.Ленина
Priority date: 1988-07-04
Filing date: 1988-07-04
Publication date: 1990-03-23

Abstract

Изобретение относитс к вычислительной технике и микроэлектронике и может быть использовано в качестве коммутатора или универсального логического модул при построении устройств цифровой обработки информации. Цель изобретени - упрощение конструкции мультиплексора. Поставленна цель достигаетс тем, что мультиплексор содержит четыре элемента НЕ 1 - 4, двадцать один элемент ИЛИ 5 - 25, четыре элемента И 26 - 29, четыре адресных входа 30 - 33, шестнадцать информационных входов 34 - 49 и выход 50. Сложность мультиплексора по числу входов логических элементов равна 72, а быстродействие, определ емое глубиной схемы, равно 5Τ, где Τ - задержка на вентиль. Мультиплексор работает в двух режимах. В режиме коммутатора на его адресные входы подаютс переменные X₁, X₂, X₃, X₄, составл ющие двоичный номер информационного входа, который подключаетс к выходу. В режиме универсального логического модул на информационные входы подаетс вектор значений (таблица истинности) реализуемой логической функции F, переменные которой подаютс на адресные входы. 1 ил., 1 табл.

Description

517

СЛ СП

to

входов логических элементов равна 72, а быстродействие, определ емое глубиной схемы, равно 5Ј, где Ј задержка на вентиль. Мультиплексор работает в двух режимах. В режиме коммутатора на его адресные входы подаютс переменные х ,, ха, хэ, х4,

составл ющие двоичный номер информа1552170л

ционного входа, который подключаетс к выходу. В режиме универсального логического модул на информационные входы подаетс вектор значений (габ- 5 лица интенсивности) реализуемой логической функции F, переменные которой подаютс на адресные входы. 1 ил., 1 табл.

Изобретение относитс к вычислительной технике и микроэлектронике и может быть использовано в качестве коммутатора или универсального логического модул при построении устройств цифровой обработки информации .

Цель изобретени - упрощение конструкции мультиплексора.

На чертеже представлена схема мультиплексора.Мультиплексор содержит четыре элемента НЕ 1-4, двадцать один элемент ИЛИ , четыре элемента И 26- 29, четыре адресных входа , шестнадцать информационных входов 34-49 выход 50.

Мультиплексор работает в двух режимах .

В режиме коммутатора на адресные входы 30-33 подаютс двоичные переменные х - х4 соответственно, сое- тавл ющие двоичный номер N - 2эх, +

О)0

+ 2 х э 2 Х4 информационного входа, который подключаетс к выходу 50, Работа мультиплексора в это

г-

режиме по сн етс таблицей, в которо

символом х11 обозначено безразличное состо ние.

В режиме универсального логического модул на информационные входы

34-49 поступает вектор значений (таблица истинности) Y - (у0, у,, , . .., у(5) реализуемой логической функции четырех переменных F - Fix,, х2, xg х), двоичные аргументы которой х4 - - х поступают на адресные входы 30- 33 соответственно. На выходе 50 сигнал Z совпадает со значением функции F на данном наборе аргументов х х. Пример. Определим сигналы на информационных входах мультиплексора при реализации логической функции

Р(х,ха,х,хф) x,x5v ,

0

„

0

5

Очевидно, что Y (0,0,1,1,0,1,1,1, 0.0,0,0.0,0 1,0,0). Тогда сигнал логического нул должен быть подан на первый 3k, второй 35, п тый 38, дев тый 42, дес тый 43, одиннадцатый 44, цвенадцатый 45, тринадцатый 46, п тнадцатый 48 и шестнадцатый 49 информационные входы мультиплексора, а сигнал логической единицы - на третий 36, четвертый 37. шестой 39- седьмой 40, восьмой 41 и четырнадцатый 47 информационные входы мультиплексора .

Claims

Формула изобретени

Мультиплексор, содержащий четыре элемента НЕ, четыре элемента И и элемент ИЛИ первой группы, выход которого соединен с выходом мультиплексора , 1-й вход элемента ИЛИ первой группы (i 1,4) соединен с выходом 1-го элемента И, i-й адресный вход мультиплексора соединен с входом 1-го элемента НЕ, вход первого элемента И соединен с первым входом второго элемента И и выходом первого элемента НЕ, вход которого соединен с первыми входами третьего и четвертого элементов И, второй вход четвертого элемента И соединен с вторым входом второго элемента И и входом второгр элемента НЕ, выход которого соединен с вторым входом первого элемента И и вторым входом третьего элемента И, отличающийс тем, что, с целью упрощени , он содержит вторую и третью группы элементов ИЛИ, причем первый вход j-ro элемента И ПИ (j 1,16) второй группы соединен с i-м информационным входом мультиплексора, выход (4i - - 4 + элемента ИЛИ второй группы (t 1,4) соединен с (t+2)-M входом 1-го элемента И, второй вход

51

(Ш -Ц + t)-ro элемента ИЛИ второй группы соединен с выходом t-ro элемента ИЛИ третьей группы, первый вход первого элемента ИЛИ третьей группы соединен с первым входом второго элемента ИЛИ третьей группы и входом третьего элемента НЕ, выход которого соединен с первым входом третьего элемента ИЛИ третьей группы

521706

и первым входом четвертого элемента i ИЛИ третьей группы, второй вход которого соединен с вторым входом второго элемента ИЛИ третьей группы и входом четвертого элемента НЕ, выход которого соединен с вторым входом первого элемента ИЛИ третьей группы и вторым входом третьего элемента Ю ИЛИ третьей группы.