SU1480098A1 - Апериодический RS-триггер - Google Patents

Апериодический RS-триггер Download PDF

Info

Publication number
SU1480098A1
SU1480098A1 SU874286705A SU4286705A SU1480098A1 SU 1480098 A1 SU1480098 A1 SU 1480098A1 SU 874286705 A SU874286705 A SU 874286705A SU 4286705 A SU4286705 A SU 4286705A SU 1480098 A1 SU1480098 A1 SU 1480098A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
nand
elements
Prior art date
Application number
SU874286705A
Other languages
English (en)
Inventor
Леонид Федорович Викентьев
Игорь Ольгертович Синегубов
Ольга Леонидовна Лепихина
Теодор Ильич Коган
Original Assignee
Пермский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пермский политехнический институт filed Critical Пермский политехнический институт
Priority to SU874286705A priority Critical patent/SU1480098A1/ru
Application granted granted Critical
Publication of SU1480098A1 publication Critical patent/SU1480098A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в вычислительных устройствах. Цель изобретени  - расширение функциональных возможностей. Триггер содержит четыре элемента И-НЕ 1-4 и элемент И-ИЛИ-НЕ 5. ВВЕДЕНИЕ ДОПОЛНИТЕЛЬНО ДВУХ ЭЛЕМЕНТОВ НЕ 12 и 13, а также св зей с выходов триггера на входы дополнительных элементов И-НЕ позволило обеспечить выработку сигнала окончани  переходного процесса на выходе 11 при большом количестве комбинаций входных сигналов. 1 ил.

Description

I;
1;
FvY Y; IVY Y; 1YV1Y
0,
Таким образом-, в нерабочей фазе значени  сигналов Z 1г Z ,, измен ютс  в соответствии со значени ми входных сигналов S и R, но Z, Z; I поэтому триггер сохран ет свои выходные сигналы Y, Y (т„е0 хранит предыдущую информацию). Если переходные процессы в схеме триггера закончились , то вырабатываетс  нулевой сигнал на выходе b (b 0). В нерабочей фазе информационные сигналы S и R не вли ют на значени  выходных сигналов триггера0
Рабоча  фаза начинаетс  с поступлением на вход 6 единичного сигнала (а 1).
В рабочей фазе триггер функционирует следующим образом
Пусть входные информационные сигналы S и R в течение рабочей фазы имеют значени  S О, R 1, тогда значени  сигналов на выходах элементов схемы триггера в соо тветствии с (1) следующие:
0
Таким образом, в этом случае на выходах триггера устанавливаютс  значени  сигналов Y 1, Y 0, а по окончании переходных процессов на выходе b устанавливаетс  сигнал b 1.
Когда в течение рабочей фазы входные информационные сигналы S и R равны нулю (), а значени 
лл
сигналов Y и Y равны Y 1, Y О,
тогда в соответствии с (1) значени  сигналов на выходах элементов схемы имеют вид
11
2,4 I
2 ,3 J
ZfJ 1, Z«« 0, Zf, О, Z, 0, Z4 1, Y 1, Y 0, . b 1.
Таким образом, в этом случае на выходах триггера сохран ютс  прежние значени  сигналов Y 1,
л
Y 0, а по окончании переходных про- цессов на выходе b устанавливаетс  сигнал b 1.
Аналогично в случае, когда в течение рабочей фазы сигналы на входах триггера равны S R 0, а значени 
выходных сигналов равны Y ™ О, Y 1, то в соответствии с (1) значени  сигналов на выходах элементов схемы имеют вид
, Y I, b 1.
Таким образом, в этом случае на выходах триггера устанавливаютс  знчени  сигналов Y О, Y 1 , а по окончании переходных процессов на выходе b устанавливаетс  сигнал b 1.
Рассмотрим случай, когда в течение рабочей фазы значени  входных информационных сигналов равны R 0.
В этом случае значени  сигналов на выходах элементов триггера в соответствии с (1) имеют следующий вид:
О,
z«- 1.
z« о,
Z lV- О,
40
п
IS
Таким образом, если в течение рабочей фазы входные сигналы имеют значени  S R 0, то триггер сохран ет значени  своих выходных сигналов без изменени , но при этом формируетс  сигнал об окончании переходных процессов в схеме (сигнал Ъ 1) .

Claims (1)

  1. Формула изобретени 
    Апериодический RS-триггер, содержащий четыре элемента И-НЕ, элемент И-ИЛИ-НЕ, три входа, три выхода, пер51
    вый вход триггера соединен с первыми входами первого и второго элементов И-НЕ, выход первого элемента И-НЕ соединен с первым входом третьего элемента И-НЕ и с первым входом первого элемента И элемента И-ИЛИ-НЕ, выход второго элемента И-НЕ соединен с первым входом второго элемента И элемента И-ИЛИ-НЕ и с первым входом четвертого элемента И-НЕ, выход которого  вл етс  первым выходом триггера и соединен с вторым входом второго элемента И элемента И-ИЛИ-НЕ и с вторым входом третьего элемента И-НЕ, выход которого  вл етс  вторым входом триггера и соединен со вторым входом четвертого элемента И-НЕ и со вторым входом первого элемента И элемента И-ИЛИ-НЕ, выход которого соединен с третьим выходом триггера, отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены два
    10
    80098б
    элемента НЕ и четыре элемента И-НЕ, первый информационный вход триггера соединен с входом первого элемента НЕ, выход которого подключен к первому входу п того элемента И-НЕ и к первому входу шестого элемента И-НЕ, второй информационный вход триггера соединен с входом второго элемента НЕ, выход которого соединен с первыми входами седьмого и восьмого элементов И-НЕ, первый выход триггера соединен с вторым входом шестого элемента И-НЕ, выход которого соединен с вторым входом седьмого элемента И-НЕ, второй выход триггера соединен с вторым входом восьмого элемента И-НЕ, выход которого подключен к второму входу п того элемента И-НЕ, выход которого соединен с вторым входом первого элемента И-НЕ, выход седьмого элемента И-НЕ соединен с вторым входом второго элемента И-НЕ.
    15
    20
SU874286705A 1987-07-20 1987-07-20 Апериодический RS-триггер SU1480098A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874286705A SU1480098A1 (ru) 1987-07-20 1987-07-20 Апериодический RS-триггер

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874286705A SU1480098A1 (ru) 1987-07-20 1987-07-20 Апериодический RS-триггер

Publications (1)

Publication Number Publication Date
SU1480098A1 true SU1480098A1 (ru) 1989-05-15

Family

ID=21320376

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874286705A SU1480098A1 (ru) 1987-07-20 1987-07-20 Апериодический RS-триггер

Country Status (1)

Country Link
SU (1) SU1480098A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002337A1 (en) * 2009-07-01 2011-01-06 Institute Of Informatics Problems Of The Russian Academy Of Sciences (Ipi Ran) Self-timed rs-trigger with the enhanced noise immunity

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Варшавский В.И. Апериодические автоматы. М.: Наука, 1976, с. 161, рис. 2„5о Варшавский В.И. Апериодические автоматы. М.: Наука, 1976, с. 162, рис„ 26. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002337A1 (en) * 2009-07-01 2011-01-06 Institute Of Informatics Problems Of The Russian Academy Of Sciences (Ipi Ran) Self-timed rs-trigger with the enhanced noise immunity
US8232825B2 (en) 2009-07-01 2012-07-31 Institute Of Informatics Problems Of The Russian Academy Of Sciences (Ipi Ran) Self-timed RS-trigger with the enhanced noise immunity

Similar Documents

Publication Publication Date Title
ATE84165T1 (de) Logische schaltung mit zusammengeschalteten mehrtorflip-flops.
SU1480098A1 (ru) Апериодический RS-триггер
US3967206A (en) Dual edge and level (DEL) flip-flop
SU869058A1 (ru) Кольцевой счетчик
SU575767A1 (ru) Формирователь импульсов
SU1418686A1 (ru) Генератор кода Гре
SU1406785A1 (ru) Синхронный делитель частоты
SU1501034A1 (ru) Многофункциональный логический модуль
JPS5630316A (en) Cyclic filter
SU1248063A1 (ru) Счетчик импульсов с числом состо ни 2 @ -1
SU1160395A1 (ru) Арифметико-логический модуль
SU1368983A1 (ru) Синхронный делитель частоты на 14
JPS5798040A (en) Comparator for serial magnitude
SU1022311A1 (ru) Пересчетна декада
SU1014152A2 (ru) Делитель частоты следовани импульсов
SU1533001A1 (ru) Делитель частоты
SU1626352A1 (ru) Формирователь одиночного импульса
SU1058072A2 (ru) Делитель частоты следовани импульсов
SU517999A1 (ru) Преобразователь напр жени в код поразр дного кодировани
SU1580534A1 (ru) Троичное счетное устройство
SU1580535A2 (ru) Троичное счетное устройство
SU869060A1 (ru) Делитель частоты импульсов
SU1621143A1 (ru) Триггер IK-типа
JPS5720832A (en) Interruption input circuit
SU1651374A1 (ru) Синхронный делитель частоты