SU1501032A1

SU1501032A1 - Арифметико-логический модуль

Info

Publication number: SU1501032A1
Application number: SU884354840A
Authority: SU
Inventors: Леонид Федорович Викентьев; Виктор Александрович Гофман; Андрей Анатольевич Клюкин; Ольга Леонидовна Лепихина
Original assignee: Пермский политехнический институт
Priority date: 1988-01-04
Filing date: 1988-01-04
Publication date: 1989-08-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении универсальных и специализированных ЭВМ, а также в устройствах автоматики. Целью изобретени вл етс упрощение устройства за счет сокращени количества выводов. Арифметико-логический модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального переноса влево, вход 11 функционального переноса вправо, два информационных входа 12 и 13, тактовый вход 14, два д-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо. На группы настроечных входов модул подаетс двоичный код, задающий вид реализуемой операции над двум операндами, один из которых записан в соответствующем д-триггере, а другой поступает с информационного входа модул . Арифметико-логический модуль позвол ет реализовать 2³² различных арифметико-логических операций над двум операндами, кажда из которых выполн етс за один такт работы устройства. 1 ил.

Description

СО

to

150

носа вправо, два информационных входа 12 н 13, тактовый вход 1 i, два D-триггера 15 и 16, два информационных выхода 17 и 18, два вькода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо. На группы настроечных входов модул подаетс двоичный код, задаюпщй В1ад реализуемой опера-

ции над двум операндами, один из которых записан в соответствующем D-триггере, а другой поступает с информационного входа модул . Арифметико-логический модуль позвол ет реализовать 2 различных арифметико-логических операций над двум операндами , кажда из которых выполн етс за один такт работы устройства. 1 ил.

Изобретение относитс к области вьиислительной техники и может быть использовано при построении универсальных .и специализированных ЭВМ, а также в устройствах автоматики.

Цель изобретени - .упрощение модул за счет сокращени кол1гчества вы- водов.

На чертеже представлена функциональна схема арифметико-логического модул .

Модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального перноса влево, вход 11 функционального переноса вправо, два информационных входа 12 и 13, тактовый вход 14, два D-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо.

Арифметико-логический модуль работает следуюпдам образом.

Двоичный код, подаваемый по трем группам настроечных входов 1-3, задает вид реализуемой операции над двум операндами, один-из которых записан в D-триггерах 15 и 16, а второй установлен на информациоиньЕХ -вхо- дах 12 и 13. На выходах мультиплексоров 7 и 8 формируютс сигналы, определ ющие cooтБ гтcтвieннo нулевой и первый разр ды кода результата операции . При этом i-й разр д результа- та (нулевой или первьй) вл етс переключательной функцией четырех аргументов: сигнала с первого информационного выхопа 17 мопул или с второго информационного вьЕхопа 18 мо- пул , сигнала с вхопа 10 функционального переноса влево или с выхода мультиплексора 9, сигнала с первого информационного входа 12 модул или

сигнала с второго информационного входа 13 модул и сигнала функционального переноса вправо, поступающего с выхода мультиплексора 6 или с входа 1 1 функщонапьного переноса вправо. Вид этой функции определ етс двоичным кодом, подаваемым на .. третью группу настроечных входов 3 модул . Одновременно на выходах мультиплексоров 9 и 5 формируютс сигналы функционального переноса из нулевого разр да соответственно влево или вправо, которые затем поступают на первый выход 19 функционального переноса влево и на первый выхо 21 функционального переноса вправо. Аналогично на выходах мультиппексо- ров 4 и 6 формируютс сигналы функцинального переноса из первого разр да влево и вправо, которые поступают соответственно на второй выход 20 функционального переноса влево и на второй выход 22 функционального переноса вправо. Сигналы функционального переноса влево из разр да вл ютс переключательной функцией трех аргументов: сигнала с первого информационного выхода 17 модул или с вторго информационного выхода 18 модул , сигнала с первого информационного входа 12 модул или с второго информационного входа 13 модул и сигнала фу 1кционального переноса и i-r.p разр да , поступающего с входа 10 функционального переноса влево или с выхода мультиплексора 9.

Сигналы функционального переноса вправо из i-ro разр да вл ютс переключательной функцией трех аргументов: сигнала с первого информационного выхода 17 модул или с второго информационного выхода 18 модул , сигнала с первого информационного входа 12 модул или с второго инфор515

мационного входа 13 модул и сигнала функционального переноса вправо из i-ro разр да, поступающего с вькода мультиплексора 6 или входа 11 функционального переноса вправо.

Вид этих функций определ етс двоичными кодами, подаваемыми по первой и второй группам настроечных входов 1 и 2 устройства. По фронту тактового импульса происходит запись кода результата операции с выходов мультиплексоров 7 и 8 D-триггеры 15 и 16 соответственно. Значение полученного кода подаетс на первый и второй информационные вькоды 17 и 18 модул . Код, записанный в D-тригге- рах 15 и 16, остаетс неизменным до прихода следующего тактового импульса .

Арифметико-логический модуль позвол ет реализовать 2 различных арифметико-логических операций над двум операндами, кажда из которьк выполн етс за один такт работы устройства .

Claims

Формула изобретени

Арифметико-логический модуль, содержащий шесть мультиплексоров, причем информационные входы первого и второго мультиплексоров соединены с настроечными входами первой группы модул , настроечные входы второй группы которого соединены с информационными входами третьего и четвертого мультиплексоров, вход функционального перекоса влево модул соединен с первым управл ющим входом первого мультиплексора, второй управл ющий вход которого соединен с первым управл ющим входом третьего мультиплексора и с первым информационным входо модул , выход первого мультиплексора соединен с первым выходом функционалного переноса влево модул и первым управл ющим входом второго мультиплексора , выход которого соединен с вторым выходом функционального переноса влево модул , вход функционального переноса вправо которого соединен с первым управл ющим входом четвертого мультиплексора, второй уп

равл ющий вход которого соединен с вторым управл ющим входом второго мультиплексора, третий упраач ющ й

ВХОД которого -соединен с претьим управл ющим входом четвертого мультиплексора и вторым информационным выходом модул , выход четвертого мультиплексора соединен с вторым у11равл шиц1м

входом третьего мультиплексора, третий управл ющий вход которого соединен с третьим управл ющим входом первого мультиплексора, выход третьего мультиплексора соединен с первым выходом

функционального переноса вправо модул , выход четвертого мультиплексора соединен с вторым выходом функци- энального переноса вправо модул , отличающийс тем,что, с

целью упрощени , он содержит два D-триггера, причем тактовые входы D-триггеров соединены с тактовым входом модул , информационный вход первого D-триггера соединен с выходом

п того мультиплексора, информационные

входы которого соединены с настроеч- ными входами третьей группы модул и информаи ионными входами шестого мультиплексора , выход которого соединен

с информационньм входом второго D-триггера, первый и второй управл ющие входы п того мультиплексора соединены соответственно с вторым и первым управл ющими входами первого

мультиплексора, третий управл ющий вход которого соединен с третьим управл ющим входом п того мультиплексора , с выходом nepLoro D-триггера и первым информационным выходом моду- л , второй информационный выход которого соединен с выходом второго D-триггера , третьим управл ющим входом второго мультиг1лексора и первым управл ющим входом шестого мультиплексора,

второй и третий управл ющие выходы которого соединены соответственно с вторым и первым управл ющими входами второго мультиплексора,- четвертьй управл ющий вход шестого ryЛьтиплeксора соединен с первым управл юшим входом четвертого мультиплексора, РЧ- ход которого соединен с четверть управл ющим входом п того мультиплексора .