SU1513441A1 - Многофункциональный логический модуль - Google Patents
Многофункциональный логический модуль Download PDFInfo
- Publication number
- SU1513441A1 SU1513441A1 SU874341936A SU4341936A SU1513441A1 SU 1513441 A1 SU1513441 A1 SU 1513441A1 SU 874341936 A SU874341936 A SU 874341936A SU 4341936 A SU4341936 A SU 4341936A SU 1513441 A1 SU1513441 A1 SU 1513441A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- module
- inputs
- elements
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и предназначено дл реализации путем настройки всех бесповторных логических функций от шести и менее переменных, представленных в дизъюнктивной нормальной форме, при равной доступности пр мых и инверсных выходов источников информации и возможности перестановки входных переменных. Цель изобретени - расширение функциональных возможностей за счет реализации всех бесповторных формул от переменных. Цель достигаетс тем, что в устройство, содержащее элементы НЕ 30,31, элементы ИЛИ 26 и 27, элементы И 16, 17, 18, 20, 21, 24, введены элементы ИЛИ 25, 28 и элементы И 19, 22, 23. 1 табл., 1 ил.
Description
W
СП
со
4i 4
3151
Изобретение относитс к автоматике и вычислительной технике и предназначено дл реализации путем настройки всех бесповторных логических функций от шести и менее переменных, представленных в дизъюнктивной нормальной форме (ДНФ), при равной доступности пр мых и инверсных выходов источников информации и возможности перестановки входных переменных.
Целью изобретени вл етс расширение , функциональных возможностей за счет реализации всех бесповторных формул от переменных.
На чертеже изображена функциональна схема модул .
Модуль содержит информационные входы 1-6, управл ющие входы 7 и 8, вход 9 сброса счетчика, счетный вход 10 счетчика, счетчик 11, выходы счетчика (настроечные входы) 12-15, элементы И 16-2, элементы ИЛИ 25-28, выход 29, элементы НЕ 30 и 31.
Структура модул описываетс булевой функцией дес ти переменных:
F(Z,,Z, ) , + + + + Z4Z4Z9 + ( ,Z,o + + (( + Zg)Z;+ Z,,-)( Z9)Z5, причем переменные Z, Z,, Z,,, Z, Zj, Z подаютс соответственно на первый, второй, третий, четвертый, п тый и шестой входы модул и вл ютс информационными , переменные Z-, Z g, Zg, Z, снимаютс соответственно с выходов первого, второго, четвертого разр дов счетчика и вл ютс настроечными.
Работа модул при различных режи- мах настройки дл реализации всех бесповторных функций в ДНФ от шести переменных описываетс таблицей.
Настройка модул на реализацию конкретной логической функции осу- . ществл етс следующим образом.
На вход 7 сброса модул подаетс одиночный импульс, который устанав ливает счетчик 11 в исходное состо ние . При этом на.выходах 12-15 счетчика 11 устанавливаютс нулевые сигналы , т.е. переменные Z-,, Zg, Zg, принимают значение Логический О. Дл настройки модул на выполнение той или иной логической функции на счетный вход 8 модул необходимо подать соответствующее число импульсов, Число подаваемых импульсов Y на счетный вход 8 модул в зависимости
1 -4
от типа логической функции, реализуемой модулем, приведено в таблице.
Например, необходимо настроить модуль на выполнение логической функции
f(X,,Xg) Х,Х2 + XjX + ХД.
Арифметический полином, характеризующий тип данной логической функции, имеет вид 2+2+2.
В таблице арифметический полином данного вида находитс под номером 6, Сначала подаетс импульс на вход 7 сброса модул , а затем согласно таблице подаютс шесть импульсов на
счетный вход 8 модул . При этом на информационный вход 1 модул надо подать сигнал .X ,, на вход 2 - сигнал Х,, на вход 3 сигнал Xj, на вход 4- сигнал.Х, на вход 5 сигнал Xj, на
вход 6 - сигнал Х. На выходе 29 модул получают логическую функцию
f(x7,T) х.х., + хД, + хД,.
Аналогично можно реализовать лю- бую бесповторную логическую функцию, представленную в ДНФ, от шести и менее переменных.
Claims (1)
- Формула изобретениМногофункциональный логический модуль,содержащий два элемента НЕ, два элемента ИЛИ и шесть элементов И, причем выход модул соединен с выходом первого элемента ИЛИ, первый входкоторого соединен с выходом первого элемента И, первый и второй вход которого соединены соответственно с первым настроечным входом модул и с выходом первого элемента НЕ, входкоторого соединен с первым информационным входом модул , второй и третий информационные входы которого соединены с первым и вторым входами второго элемента И, выход которогосоединен с первыми входами второго элем ента ИЛИ и третьего элемента И, вторые входы которых соединены с вторым настроечным входом модул , четвертый информационный вход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы третьего и четвертого элементов И соединены с вторым и третьим входами первого элемента ИЛИ, четвертый вход которого соединен-с выходом п того элемента И, первый вход которого соединен с выходом второго элемента НЕ, п тый информацион-.ныи вход модул соединен с первым входом шестого элемента И, о т л и - чающийс тем, что, с целью расширени функциональных возможностей за счет реализаций всех .бесповторных формул от шести переменных, он содержит третий и четвертый элементы ИЛИ, седьмой, восьмой и дев третьим входами п того элемента И, вход второго элемента НЕ соединен с третьим информационным входом модул , шестой информационный вход которого соединен с первым входом восьмого элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, а выход восьмого элемента И соетый элементы И, причем первый инфор- динен с первыми входами четвертогомационныи вход модул соединен с вторым входом шестого элемента И, выход которого соединен с первыми входами третьего элемента ИЛИ и седьмого элемента И, вторые входы которых соеди- 5 иены с третьим настроечным входом модул , первый и второй настроечные входы которого соединены с вторым иэлемента ИЛИ и дев того элемента И вторые входы которых соединены с че вертым настроечным входом модул , в ход четвертого элемента ИЛИ соедине с третьим входом четвертого элемент И, выходы седьмого и дев того элеме тов И соединены с п тым и шестым вх дами первого элемента ИЛИ.динен с первыми входами четвертогоэлемента ИЛИ и дев того элемента И, вторые входы которых соединены с четвертым настроечным входом модул , выход четвертого элемента ИЛИ соединен с третьим входом четвертого элемента И, выходы седьмого и дев того элементов И соединены с п тым и шестым входами первого элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874341936A SU1513441A1 (ru) | 1987-12-15 | 1987-12-15 | Многофункциональный логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874341936A SU1513441A1 (ru) | 1987-12-15 | 1987-12-15 | Многофункциональный логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1513441A1 true SU1513441A1 (ru) | 1989-10-07 |
Family
ID=21341657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874341936A SU1513441A1 (ru) | 1987-12-15 | 1987-12-15 | Многофункциональный логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1513441A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629452C1 (ru) * | 2016-04-19 | 2017-08-29 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
-
1987
- 1987-12-15 SU SU874341936A patent/SU1513441A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 123б 59, кл. G 06 F 7/00, 1984. Авторское свидетельство СССР № 1430950, кл. G 06 F 7/00, 31.03.87. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629452C1 (ru) * | 2016-04-19 | 2017-08-29 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1513441A1 (ru) | Многофункциональный логический модуль | |
US3054059A (en) | Pattern suppressed counter circuit | |
SU1430950A1 (ru) | Многофункциональный логический модуль | |
SU1596318A1 (ru) | Многофункциональный модуль | |
SU1448406A1 (ru) | Мажоритарный элемент | |
SU1077052A1 (ru) | Многофункциональный логический модуль | |
SU1161938A1 (ru) | Универсальный логический модуль | |
SU1277085A1 (ru) | Многофункциональный логический модуль | |
SU1501034A1 (ru) | Многофункциональный логический модуль | |
SU1076892A1 (ru) | Генератор функций Уолша | |
SU1638797A1 (ru) | Управл емый распределитель | |
KR930008945B1 (ko) | 주파수 카운터의 리세트 신호 발생회로 | |
SU1476457A1 (ru) | Универсальный логический модуль | |
SU1437853A1 (ru) | Ячейка однородной среды | |
SU1684790A1 (ru) | Модуль логического устройства | |
KR960002930B1 (ko) | 입출력신호가 동일 단자에서 구현되는 스위칭회로 | |
SU1501032A1 (ru) | Арифметико-логический модуль | |
SU1503065A1 (ru) | Формирователь одиночного импульса | |
SU1156059A1 (ru) | Многофункциональный логический модуль | |
SU686146A1 (ru) | Многофункциональный логический элемент | |
SU1377850A1 (ru) | Многофункциональный логический модуль | |
SU1251066A1 (ru) | Многофункциональный логический элемент | |
JP2557866Y2 (ja) | 信号切換回路 | |
SU1385289A1 (ru) | Сенсорный коммутатор | |
SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент |