SU1730620A1

SU1730620A1 - Многовходовой одноразр дный сумматор

Info

Publication number: SU1730620A1
Application number: SU884485758A
Authority: SU
Inventors: Леонид Болеславович Авгуль; Николай Алексеевич Егоров; Валерий Павлович Супрун
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны; Белорусский государственный университет им.В.И.Ленина
Priority date: 1988-09-22
Filing date: 1988-09-22
Publication date: 1992-04-30

Abstract

Изобретение относитс к вычислительной технике и микроэлектронике и предназначено дл построени быстродействующих арифметических устройств ЭВМ и спецпроцессоров . Цель изобретени - расширение области применени за счет увеличени количества входов с четырех до шести. Цель достигаетс тем, что устройство содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ 21, 2,пороговый элемент 4 с порогом 2, пороговый элемент 5 с порогом 4 и элемент И 3,имеет шесть входов 6-11 и три выхода 12-14. На входы 6-11 подаютс двоичные переменные xi, ха, хз, Х4, xs. xe, а на выходах 12-14 реализуютс логические функции f0, fi, f2, соответствующие сигналам суммы младшего и старшего переносов. 1 ил., 1 табл.

Description

«f

ЙЕ &

J2

ел

С

№

со о о

N)

о

Изобретение относитс к вычислительной технике и микроэлектронике и предназначено дл построени быстродействующих арифметических устройств ЭВМ и спецпроцессоров.

Цель изобретени - расширение области применени за счет увеличени количества входов с четырех до шести.

На чертеже представлена схема шести- входового одноразр дного сумматора.

Сумматор содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 1 и 2, элемент И 3, пороговый элемент 4 с порогом 2, пороговый элемент 5 с порогом 4, шесть входов 6-11, три выхода 12, 13 и 14.

Шестивходовый одноразр дный сумматор работает следующим образом.

На входы 6-11 подаютс двоичные переменные Х1-Х6 соответственно, на выходах 12, 13 и 14 реализуютс логические функции fo, fi и f2 соответственно, составл ющие двоичный код числа логических единиц, содержащихс во множестве входных сигналов {Х1, Х2, ХЗ, Х4, Х5, Хб}

N X xj 4f2 + 2fI + fo.

j 1

Логические функции f0, fi и f2 реализуютс сумматором согласно следующим выражени м:

г Х2 ± хз + Х4 -ь ХБ -t хе;

ft Х1Х2ХЗХ4Х5Х6 F2(X1, Х2, ХЗ, Х4, Х5, ХбУ+ + F4(X1, Х2, ХЗ, Х4, Х5, Хб); f2 F4(X1, Х2, ХЗ, Х4, Х5, Хб),

где функции пороговых элементов 4 и 5 с порогом k (k 2,4) определ ютс как

i если 2 XJ - k J 1

Fk(xi, X2Щ

О, если 2 XJ к- j i

0

5

0

5

0

Значени реализуемых сумматором логических функций f0, fi и f2 представлены в таблице.

Claims

Формула изобретени Многовходовой одноразр дный сумма- 5 тор, содержащий два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первый пороговый элемент , имеющий значение порога 2, и элемент И, причем входы сумматора с первого по четвертый соединены с соответствующими входами первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемента И и первого порогового элемента, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом суммы сумматора, выходы элемента И и первого порогового элемента соединены соответственно с первым и вторым входами второго элемента СЛ ОЖЕ Н И Е ПО МОДУЛЮ ДВА, выход которого соединен с выходом младшего переноса сумматора , отличающийс тем, что, с целью расширени области применени за счет увеличени количества входов с четырех до шести, сумматор содержит второй пороговый элемент, имеющий значение порога 4, входы которого соединены с входами сумматора с первого по шестой, а выход соединен с третьим входом второго элемента СЛОЖЕНИЕ ПО МОДУЛ Ю ДВА и с выходом старшего переноса сумматора, п тый и шестой входы которого подключены к соответствующим входам первого элемента СЛОЖЕНИЕ ПО МОДУЛ Ю ДВА, элемента И и первого порогового элемента.

Таблица истинности логических Функций, реализуемых шестивходовым одноразр дным сумматором