SU1767495A1 - Устройство дл вычислени симметрических булевых функций - Google Patents
Устройство дл вычислени симметрических булевых функций Download PDFInfo
- Publication number
- SU1767495A1 SU1767495A1 SU884484782A SU4484782A SU1767495A1 SU 1767495 A1 SU1767495 A1 SU 1767495A1 SU 884484782 A SU884484782 A SU 884484782A SU 4484782 A SU4484782 A SU 4484782A SU 1767495 A1 SU1767495 A1 SU 1767495A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- inputs
- boolean function
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Изобретение относитс к вычислительной технике и микроэлектронике и может быть использовано при построении многофункциональных устройств цифровой обработки информации. Цель изобретени - повышение быстродействи устройства. Устройство дл вычислени симметрических булевых функций содержит два элемента сложение по модулю 2 1 и 2, элемент 3 мажоритарности с порогом два, три элемента И 4-6, семь входов и один выход. На входы устройства подаютс сигналы настройки UiU, значени которых принадлежат множеству {0, 1, xi, xi, X2, х, хз, хз, хз, Х4}, а на выходе реализуетс симметрическа булева функци Fj FI (xi, X2, хз, Х4), определ ема вектором О (Ui, U2, ..., U), где 1 0. 131. 1 табл., 1 ил.
Description
(Л
С
К
F(X,,X)
XI
О
X %
Изобретение относитс к вычислительной технике и микроэлектронике и может быть использовано при построении многофункциональных устройств цифровой обработки информации.
Цель изобретени - повышение быстро- действи устройства.
На чертеже представлена схема устройства дл вычислени симметрических булевых функций (с.б.ф.)
Устройство содержит два элемента сложение по модулю 2 1 и 2, элемент 3 мажоритарности с порогом два, три элемента И .4, 5, и 6, семь входов 7...13 и выход 14.
Устройство работает следующим образом . ...
На входы 7... 13 устройства подаютс сигналы настройки Ui ... U соответственно, значени которых принадлежат множеству {О, 1, XL xi, Х2, Х2, хз, хз, Х4, Х4}. На выходе 14 реализуетс с. б. ф. Fj Fj (xi, Х2, хз, Х4),
определ ема вектором U (Ui, U2U),
,131.
Первообразна устройства имеет вид
f(Ui, 1)2U) Ui© U2(Us© U4© Ue)®
©(U3©U4©Ue) Us M (Us, U4, Ue)@U7 M (Us, U4, Ue).
где функци мажоритарного элемента определ етс как
{I, если 21 +Z2 + Z3 2 О, еСЛИ 21 +Z2+23 1,
гдег| 6{0, 1}и к 1, 2, 3.
Реализуемые устройством с. б. ф. FI (i
0.131) и соответствующие им значени
сигналов настройки Ui, U2, ..., U представлены в таблице.
Claims (1)
- Формула изобретени Устройство дл вычислени симметрических булевых функций, содержащее два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и три элемента И, причем выход j-ro элемента И соединен с j-м входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 0 1, 2, 3), выход которого вл етс выходом устройства , четвертый вход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с первым входом устройства, второй вход которого соединен с первым входом первого элемента И, выход второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с первыми входами второго и третьего элементов И, отличающеес тем, что, с целью повышени быстродействи , оно содержит элемент мажоритарности с порогом два, выход которого соединен с вторыми входами первого и второго элементов И, третий вход последнего из которых соединен с третьим входом устройства, (j + 3)-й вход которого соединен с j-ми входами элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарности с порогом два, седьмой вход устройства соединен с вторым входом третьего элемента И.Продолжение таблицы
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884484782A SU1767495A1 (ru) | 1988-09-20 | 1988-09-20 | Устройство дл вычислени симметрических булевых функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884484782A SU1767495A1 (ru) | 1988-09-20 | 1988-09-20 | Устройство дл вычислени симметрических булевых функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1767495A1 true SU1767495A1 (ru) | 1992-10-07 |
Family
ID=21400206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884484782A SU1767495A1 (ru) | 1988-09-20 | 1988-09-20 | Устройство дл вычислени симметрических булевых функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1767495A1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EA026349B1 (ru) * | 2014-10-06 | 2017-03-31 | Белорусский Государственный Университет (Бгу) | Устройство для вычисления шефферовских симметрических булевых функций четырех переменных |
EA034452B1 (ru) * | 2018-05-08 | 2020-02-10 | Белорусский Государственный Университет (Бгу) | Многофункциональный логический модуль |
-
1988
- 1988-09-20 SU SU884484782A patent/SU1767495A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР ISfc 1396137, кл. G 06 F 7/00, 1986. Авторское свидетельство СССР № 1689943, кл. G 06 F 7/00, 1988. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EA026349B1 (ru) * | 2014-10-06 | 2017-03-31 | Белорусский Государственный Университет (Бгу) | Устройство для вычисления шефферовских симметрических булевых функций четырех переменных |
EA034452B1 (ru) * | 2018-05-08 | 2020-02-10 | Белорусский Государственный Университет (Бгу) | Многофункциональный логический модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1346698A (en) | Digital filter | |
JPS6359171B2 (ru) | ||
US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
SU1767495A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
GB1107466A (en) | Improvements in or relating to electronic switching circuits | |
US3088668A (en) | Binary adder employing minority logic | |
SU1474636A1 (ru) | Многофункциональный логический модуль | |
KR0144416B1 (ko) | 전 가산기 | |
SU1374216A1 (ru) | Четырехвходовый одноразр дный сумматор | |
SU1196852A1 (ru) | Блок формировани сквозного переноса в сумматоре | |
SU1307453A1 (ru) | Многофункциональный логический модуль | |
JPH04123217A (ja) | 外部端子の状態切換回路 | |
SU1167601A1 (ru) | Многофункциональный логический модуль | |
SU1417012A1 (ru) | Четырехвходовый одноразр дный сумматор | |
SU1730620A1 (ru) | Многовходовой одноразр дный сумматор | |
SU1156059A1 (ru) | Многофункциональный логический модуль | |
SU1765819A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
SU1765818A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
JPH04215125A (ja) | キャリセレクトアダー | |
JPS56147235A (en) | Carry signal generating circuit | |
SU800992A1 (ru) | Комбинационный сумматор | |
SU746505A2 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU1621143A1 (ru) | Триггер IK-типа | |
SU1730621A1 (ru) | Устройство дл подсчета числа единиц | |
JPH02211567A (ja) | 半導体集積回路 |