SU1488787A1 - Четырехвходовый одноразрядный сумматор - Google Patents
Четырехвходовый одноразрядный сумматор Download PDFInfo
- Publication number
- SU1488787A1 SU1488787A1 SU874318608A SU4318608A SU1488787A1 SU 1488787 A1 SU1488787 A1 SU 1488787A1 SU 874318608 A SU874318608 A SU 874318608A SU 4318608 A SU4318608 A SU 4318608A SU 1488787 A1 SU1488787 A1 SU 1488787A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- inputs
- module
- Prior art date
Links
Landscapes
- Image Generation (AREA)
Description
Изобретение относится к вычислительной технике и микроэлектронике
и предназначено для построения быст1 родействующих арифметических устройств .Цель изобретения - упрощение
2
четырехвходового одноразрядного сум матора. Поставленная цель достигается тем, что устройство содержит элементы СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1,2, элементы РАВНОЗНАЧНОСТЬ 3,4, элемент ИЛИ 5 и элемент И 6, имеет входы 7-10 и выходы 11-13. Сложность сумматора по числу входов логических элементов равна 15, а быстродействие, определяемое глубиной схемы, равно ЗсГ, где (7 - задержка на вентиль.
На входы устройства подаются двоичные переменные х,, х2, х?, х^, а на его выходах реализуются логические функции 3, Р,, Р^,соответствующие сигналам суммы, старшего и младшего переносов. 1 ил., 1 табл.
с
8
1488787
О
1488787 4
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств .
Цель изобретения - упрощение сумматора.
На чертеже представлена схема четырехвходового одноразрядного сумматора.
Сумматор содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1 и 2, два элемента РАВНОЗНАЧНОСТЬ 3 и 4, элемент ИЛИ 5, элемент 6, четыре входа 7-10, выход 11 суммьг, выход 12 младшего переноса, выход 13 старшего переноса.
Сумматор работает следующим образом.
На входы 7-10 подаются двоичные переменные х(, х4, х^, х^ соответственно. На выходе 11 реализуется логическая функция
5 β К. (х,, х2©х,©х4),
соответствующая сигналу суммы. Здесь К(...) - функция равнозначности.
На выходе 12 реализуется логическая функция
Р2 · (х,чхг© х,©х4)©Е (хг»х, ,х4)
первый вход сумматора соединен с первым входом элемента И, выход которого подключен к выходу старшего переноса
$ сумматора,второй, третий и четвертый входы сумматора подключены к входам первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ 'ДВА, инверсный выход которого подключен к первому входу первого элемента
Ю РАВНОЗНАЧНОСТЬ, второй вход которого соединен с первым входом сумматора, а выход - с выходом суммы сумматора, первый и второй входы второго элемента РАВНОЗНАЧНОСТЬ соединены с
15 третьим и четвертым входами сумматора, а выход подключен к первому входу второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с выходом младшего переноса сумматора,
20 второй вход элемента И соединен с .четвертым входом сумматора, отличдющийс я тем, что, с целью упрощения, сумматор содержит элемент ИЛИ, входы которого соединены с пер25 вым входом сумматора и инверсным выходом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, а выход подключен к второму входу второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход второго элемен30 та РАВНОЗНАЧНОСТЬ подключен к третьему входу элемента И.
соответствующая сигналу младшего переноса.
На выходе 13 реализуется логичес- 35 кая функция,
Р< - *,· Х4* <Х2» ХЭ’ Х + > соответствующая сигналу старшего переноса. 40
Значения логических функций 5, Р, ,
Р^ для различных наборов переменных х(, х4, х,, х+ приведены в таблице. Элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА имеет инверсный выход. 45
Claims (1)
- Формула изобретенияЧетырехвходовый одноразрядный сумматор, содержащий два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, два элемента РАВНОЗНАЧНОСТЬ и элемент И, причем0 0 0 0 0 0 0 1 0 0 10 0 0 11 0 10 0 0 10 1 0 110 0 1 111 0 0 0 1 0 0 1 1 0 10 1 0 11 1 1 0 0 1 10 1 1 110 1 111о о 1 о 1 0 о о 1 о о о о о 1 о 1 о о о о о 1 о о о 1 о 1 о 0 1ооо1о111о111111о
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874318608A SU1488787A1 (ru) | 1987-10-16 | 1987-10-16 | Четырехвходовый одноразрядный сумматор |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874318608A SU1488787A1 (ru) | 1987-10-16 | 1987-10-16 | Четырехвходовый одноразрядный сумматор |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1488787A1 true SU1488787A1 (ru) | 1989-06-23 |
Family
ID=21332561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874318608A SU1488787A1 (ru) | 1987-10-16 | 1987-10-16 | Четырехвходовый одноразрядный сумматор |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1488787A1 (ru) |
-
1987
- 1987-10-16 SU SU874318608A patent/SU1488787A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
| AU6392686A (en) | Digital intergrated circuit | |
| GB1279182A (en) | Improvements in or relating to parity checking circuits | |
| GB1272687A (en) | Counters | |
| SU1488787A1 (ru) | Четырехвходовый одноразрядный сумматор | |
| GB1291184A (en) | Logic interconnection including a field effect transistor | |
| JPS62233927A (ja) | ４値２値変換回路 | |
| SU1575172A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| EP0249040B1 (en) | Booth's conversion circuit | |
| SU1374216A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| JPS57132268A (en) | Digital signal processing circuit | |
| SU1417012A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| JPS52140241A (en) | Binary #-digit addition circuit | |
| SU1429108A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| SU1196852A1 (ru) | Блок формировани сквозного переноса в сумматоре | |
| SU1479928A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| SU415807A1 (ru) | Многофункциональный логический модуль | |
| SU1658145A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| SU1734090A1 (ru) | Устройство дл сложени чисел по модулю три | |
| SU1730620A1 (ru) | Многовходовой одноразр дный сумматор | |
| SU1075417A1 (ru) | Двоично-троичный счетный триггер | |
| SU392494A1 (ru) | I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA | |
| SU748845A1 (ru) | Селектор импульсов минимальной длительности | |
| SU1478208A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
| RU2090924C1 (ru) | Вычислительное устройство по модулю три |