KR970049475A - 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 - Google Patents
메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 Download PDFInfo
- Publication number
- KR970049475A KR970049475A KR1019950059504A KR19950059504A KR970049475A KR 970049475 A KR970049475 A KR 970049475A KR 1019950059504 A KR1019950059504 A KR 1019950059504A KR 19950059504 A KR19950059504 A KR 19950059504A KR 970049475 A KR970049475 A KR 970049475A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- output
- data
- input
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Controls And Circuits For Display Device (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치에 관한 것이다. 본 발명은, 마이크로 콘트롤러의 내부 램의 뱅크, 어드레스, 및 데이터를 받아 변환하여 메모리 어드레스 버스에 출력시키거나 시스템 어드레스를 받아 직접 상기 메모리 어드레스 버스에 출력시키는 메모리 어드레스 선택 블락과, 상기 메모리 어드레스 버스를 통해 입력되는 어드레스에 의해 선택되고 메모리 출력 인에이블 신호가 활성화될 때 각각의 입출력단에 접속되어 있는 각각의 입출력버스에 데이터를 출력시키는 복수개의 메모리와, 상기 복수개의 메모리의 각각의 입출력버스와 데이터버스 사이에 접속되어 데이터를 양방향으로 전달하는 복수개의 양방향 버퍼와, 상기 데이터버스를 통해 입력되는 데이터를 받아 제어신호가 인에이블될 때 출력인 상기 메모리 출력 인에이블 신호를 활성화시키는 메모리 출력 인에이블 신호 발생 블락과, 상기 복수개의 메모리의 각각의 입출력버스의 데이터를 입력으로 하여 클락을 발생시키는 클락발생 블락과, 상기 클락발생 블락의 출력인 클락 및 상기 메모리 어드레스 버스를 통해 입력되는 어드레스를 입력으로 하여 출력인 구동신호를 발생하는 LED구동 블락을 구비하는 것을 특징으로 한다.
따라서 본 발명은 실시간(Real Time)으로 마이크로 콘트롤러의 내부 램 데이터를 확인할 수 있는 장점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메모리를 이용한 마이크로 콘트롤러의 램 데이터 표시장치의 블락도.
Claims (8)
- 마이크로 콘트롤러의 내부 램(RAM) 데이터 표시장치에 있어서, 상기 마이크로 콘트롤러의 내부 램의 뱅크, 어드레스, 및 데이터를 받아 변환하여 메모리 어드레스 버스에 출력시키거나, 시스템 어드레스를 받아 직접 상기 메모리 어드레스 버스에 출력시키는 메모리 어드레스 선택 블락; 상기 메모리 어드레스 버스를 통해 입력되는 어드레스에 의해 선택되고, 메모리 출력 인에이블 신호가 활성화될 때 각각의 입출력단에 접속되어 있는 각각의 입출력버스에 데이터를 출력시키는 복수개의 메모리; 상기 복수개의 메모리의 각각의 입출력버스와 데이터버스 사이에 접속되어 데이터를 양방향으로 전달하는 복수개의 양방향 버퍼; 상기 데이터버스를 통해 입력되는 데이터를 받아, 제어신호가 인에이블될 때, 출력인 상기 메모리 출력 인에이블 신호를 활성화시키는 메모리 출력 인에이블 신호 발생 블락; 상기 복수개의 메모리의 각각의 입출력버스의 데이터를 입력으로 하여 클락을 발생하는 클락발생 블락; 상기 클락발생 블락의 출력인 클락 및 상기 메모리 어드레스 버스를 통해 입력되는 어드레스를 입력으로 하여 출력인 구동신호를 발생하는 LED구동 블락을 구비하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 메모리 어드레스 선택 블락이, 상기 마이크로 콘트롤러의 램 뱅크 데이터를 받아 시스템클락에 따라서 래치하는 제1래치와, 상기 제1래치의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제1버퍼와, 상위 시스템 어드레스를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제2버퍼로 구성되는 제1메모리 어드레스 선택회로를 포함하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 메모리 어드레스 선택 블락이, 상기 마이크로 콘트롤러의 램 어드레스를 받아 시스템클락에 따라서 래치하는 제2래치와, 상기 제2래치의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제3버퍼와, 하위 시스템 어드레스를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제4버퍼로 구성되는 제2메모리 어드레스 선택회로를 포함하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 메모리 어드레스 선택 블락이, 상기 마이크로 콘트롤러의 램 데이터를 받아 상기 메모리 출력 인에이블 신호가 인버팅된 데이터클락이 따라서 래치하는 제3래치와, 상기 제3래치의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제5버퍼와, 하위 시스템 어드레스를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제6버퍼로 구성되는 제3메모리 어드레스 선택회로를 포함하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 클락 발생 블락은 상기 메모리의 입출력버스의 데이터를 입력으로 받아 각각의 비트를 논리곱하여 출력인 클락을 발생시키는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 LED 구동 블락은 상기 클락이 인에이블되는 시간에, 입력되는 상기 메모리 어드레스 버스의 데이터를 래치하여 LED를 구동함으로써, 상기 램의 뱅크데이터, 램의 어드레스, 및 램의 데이터를 표시하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 메모리 출력 인에이블 신호 발생 블락은 제어신호가 인에이블되면 상기 데이터버스의 데이터를 받아 래치하고, 리드신호 및 라이트신호중 어느 하나를 선택하거나 또는 상기 리드신호 및 라이트신호를 모두 선택하여 그 선택된 신호에 따라서 메모리 출력 인에이블 신호를 발생하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
- 제1항에 있어서, 상기 메모리 출력 인에이블 신호가 “로우”레벨이 될 때 활성화되는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950059504A KR0161483B1 (ko) | 1995-12-27 | 1995-12-27 | 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950059504A KR0161483B1 (ko) | 1995-12-27 | 1995-12-27 | 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049475A true KR970049475A (ko) | 1997-07-29 |
KR0161483B1 KR0161483B1 (ko) | 1999-01-15 |
Family
ID=19445216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950059504A KR0161483B1 (ko) | 1995-12-27 | 1995-12-27 | 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0161483B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950059504A patent/KR0161483B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0161483B1 (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
KR970076850A (ko) | 노말 라이트 모드와 블록 라이트 모드를 갖는 비디오 메모리 장치 | |
KR910010506A (ko) | 반도체 장치 | |
KR920001552A (ko) | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 | |
KR950015399A (ko) | 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치 | |
KR960025077A (ko) | 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치 | |
KR890017619A (ko) | 다중-버스 마이크로 컴퓨터 시스템 | |
KR950704768A (ko) | 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작(pipelined read write operations in a high speed frame buffer system) | |
KR970049475A (ko) | 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 | |
KR950001724A (ko) | 에러정정용 메모리장치 | |
KR970051398A (ko) | 메모리 장치의 테스트 회로 | |
KR960015575A (ko) | 반도체 기억장치 및 반도체 기억장치의 직렬 데이터(serial data) 판독방법 | |
KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
KR930002948A (ko) | 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법 | |
KR960008568A (ko) | 에크신호 발생회로 | |
KR940017592A (ko) | 메모리보드의 라이트 래치제어장치 | |
KR940002468B1 (ko) | 브이 지 에이의 선입선출 회로 | |
KR920014028A (ko) | 프로세서 회로와 서비스 기능 회로들간의 인터페이스 제어회로 | |
KR950025516A (ko) | 씨디지(cdg) 내장형 티브이 제어장치 및 제어방법 | |
KR970022776A (ko) | 메모리 억세스 장치 및 방법 | |
KR960015232A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
KR940013061A (ko) | 타임스위치의 메모리 억세스회로 | |
KR950020736A (ko) | 반도체 기억장치 | |
KR960018895A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
KR890009181A (ko) | Lcd 디스플레이 인터페이스회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050705 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |