KR0161483B1 - 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 - Google Patents

메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 Download PDF

Info

Publication number
KR0161483B1
KR0161483B1 KR1019950059504A KR19950059504A KR0161483B1 KR 0161483 B1 KR0161483 B1 KR 0161483B1 KR 1019950059504 A KR1019950059504 A KR 1019950059504A KR 19950059504 A KR19950059504 A KR 19950059504A KR 0161483 B1 KR0161483 B1 KR 0161483B1
Authority
KR
South Korea
Prior art keywords
memory
output
data
input
address
Prior art date
Application number
KR1019950059504A
Other languages
English (en)
Other versions
KR970049475A (ko
Inventor
노상태
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950059504A priority Critical patent/KR0161483B1/ko
Publication of KR970049475A publication Critical patent/KR970049475A/ko
Application granted granted Critical
Publication of KR0161483B1 publication Critical patent/KR0161483B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Abstract

본 발명은 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치에 관한 것이다. 본 발명은, 마이크로 콘트롤러의 내부 램의 뱅크, 어드레스, 및 데이터를 받아 변환하여 메모리 어드레스 버스에 출력시키거나 시스템 어드레스를 받아 직접 상기 메모리 어드레스 버스에 출력시키는 메모리 어드레스 선택 블락과, 상기 메모리 어드레스 버스를 통해 입력되는 어드레스에 의해 선택되고 메모리 출력 인에이블 신호가 활성화될 때 각각의 입출력단에 접속되어 있는 각각의 입출력버스에 데이터를 출력시키는 복수개의 메모리와, 상기 복수개의 메모리의 각각의 입출력버스와 데이터버스 사이에 접속되어 데이터를 양방향으로 전달하는 복수개의 양방향 버퍼와, 상기 데이터버스를 통해 입력되는 데이터를 받아 제어신호가 인에이블될 때 출력인 상기 메모리 출력 인에이블 신호를 활성화시키는 메모리 출력 인에이블 신호 발생 블락과, 상기 복수개의 메모리의 각각의 입출력버스의 데이터를 입력으로 하여 클락을 발생시키는 클락발생 블락과, 상기 클락발생 블락의 출력인 클락 및 상기 메모리 어드레스 버스를 통해 입력되는 어드레스를 입력으로 하여 출력인 구동신호를 발생하는 LED구동 블락을 구비하는 것을 특징으로 한다.
따라서 본 발명은 실시간(Real Time)으로 마이크로 콘트롤러의 내부 램 데이터를 확인할 수 있는 장점이 있다.

Description

메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치
제1도는 본 발명에 따른 메모리를 이용한 마이크로 콘트롤러의 램 데이터 표시장치의 블락도.
제2도는 제1도의 메모리 어드레스 선택 블락의 회로도.
제3도는 제1도의 클락발생 블락의 회로도.
제4도는 제1도의 LED 구동 블락의 회로도.
제5도는 제1도의 메모리 출력 인에이블 신호 발생 블락의 회로도.
제6도는 마이크로 콘트롤러의 내부 램에서 데이터를 리드하는 동작 타이밍도.
제7도는 마이크로 콘트롤러의 내부 램에 데이터를 라이트하는 동작 타이밍도.
제8도는 마이크로 콘트롤러의 내부 램을 지정하는 뱅크데이터 유효기간을 나타내는 타이밍도.
제9도는 제1도에서 메모리 어드레스 버스 할당방식을 나타내는 도면.
제10도는 제1도에서 메모리의 입출력버스의 데이터가 LED로 표시될 채널설정 방식을 나타내는 도면.
본 발명은 마이크로 콘트롤러의 내부 램(RAM) 데이터 표시장치에 관한 것으로, 특히 실시간(Real Time)으로 내부 램 데이터를 확인할 수 있는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치에 관한 것이다.
근래 마이크로 콘트롤러 개발장치(Microcontroller Development System, MDS)의 고급 기능에 대한 요구가 증가함에 따라서 많은 기능향상과 발전이 이루어져 왔다.
특히 마이크로 콘트롤러 내부의 램(RAM) 및 레지스터(Register)의 내용을 확인할 수 있게 됨으로써, 마이크로 콘트롤러를 이용하여 응용프로그램을 개발하는 사람들은 개발기간을 크게 단축할 수 있게 되었다.
마이크로 콘트롤러의 내부 램 및 레지스터(이하 램으로 총칭함)의 내용을 확인하기 위한 종래의 기술에서는, 응용프로그램과 별도로 상기 내부 램을 확인하기 위한 모니터 프로그램(Monitor Program)을 수행시켜야 했다.
이에 따라 상기 종래기술은, 프로그램 디버깅(Debugging)중 싱글스텝(Single Step)이나 브레이크 포인트(Break Point) 기능 수행후에 모니터 프로그램을 수행시켜야 하므로 실시간(Real Time)이 깨지는 단점이 있고,
만일 상기 모니터 프로그램의 오류로 인하여 램의 데이터값이 잘못 표시되는 경우에는, 응용프로그램의 오류로 인한 것인지 모니터 프로그램의 오류로 인한 것인지를 알아내기가 어려운 문제점이 있다.
따라서 본 발명의 목적은, 상기 종래기술의 문제점을 해결하기 위하여, 마이크로 콘트롤러 내부의 램 뱅크데이터, 램 어드레스, 및 램 데이터를 외부 메모리의 어드레스로 변환시키고, 상기 외부 메모리의 각 비트(Bit)를 이용해 상기 외부 메모리의 어드레스를 래치하여, 실시간으로 마이크로 콘트롤러의 내부 램 데이터를 확인할 수 있는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치는,
상기 마이크로 콘트롤러의 내부 램의 뱅크데이터, 어드레스, 및 데이터를 받아 변환하여 메모리 어드레스 버스에 출력시키거나, 시스템 어드레스를 받아 직접 상기 메모리 어드레스 버스에 출력시키는 메모리 어드레스 선택 블락;
상기 메모리 어드레스 버스를 통해 입력되는 어드레스에 의해 선택되고, 메모리 출력 인에이블 신호가 활성화될 때 각각의 입출력단에 접속되어 있는 각각의 입출력버스에 데이터를 출력시키는 복수개의 메모리;
상기 복수개의 메모리의 각각의 입출력버스와 데이터버스 사이에 접속되어 데이터를 양방향으로 전달하는 복수개의 양방향 버퍼;
상기 데이터버스를 통해 입력되는 데이터를 받아, 제어신호가 인에이블될 때, 출력인 상기 메모리 출력 인에이블 신호를 활성화시키는 메모리 출력 인에이블 신호 발생 블락;
상기 복수개의 메모리의 각각의 입출력버스의 데이터를 입력으로 하여 클락을 발생하는 클락발생 블락;
상기 클락발생 블락의 출력인 클락 및 상기 메모리 어드레스 버스를 통해 입력되는 어드레스를 입력으로 하여 출력인 구동신호를 발생하는 LED구동 블락을 구비하는 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 메모리를 이용한 마이크로 콘트롤러의 램 데이터 표시장치의 블락도(Block Diagram)이다.
제1도를 참조하면, 상기 램 데이터 표시장치는, 마이크로 콘트롤러의 내부 램의 뱅크데이터(SMB[0:3]), 어드레스(DB[0:7]), 및 데이터(DB[0:7])를 받아 변환하여 메모리 어드레스 버스(EA[0:19])에 출력시커거나, 시스템 어드레스(SA[0:15])를 받아 직접 상기 메모리 어드레스 버스(EA[0:19])에 출력시키는 메모리 어드레스 선택 블락(1)과, 상기 메모리 어드레스 버스(EA[0:19])의 하부 어드레스 버스(EA[0:11]) 및 상부 어드레스 버스(EA[12:19])를 통해 입력되는 어드레스에 의해 각각 선택되고, 메모리 출력 인에이블 신호(OE)가 활성화될 때 각각의 입출력단에 접속되어 있는 각각의 입출력버스(D0[0:7], D1[0:7])에 데이터를 출력시키는 제1 및 제2메모리(3, 5)와, 상기 제1 및 제2메모리(3, 5)의 각각의 입출력버스(D0[0:7], D1[0:7])와 데이터버스(BDB[0:7]) 사이에 접속되어 데이터를 양방향으로 전달하는 제1 및 제2양방향 버퍼(7, 9)와, 상기 데이터버스(BDB[0:7])를 통해 입력되는 데이터를 받아, 제어신호(W1)가 인에이블될 때 출력인 상기 메모리 출력 인에이블 신호(OE)를 활성화시키는 메모리 출력 인에이블 신호 발생 블락(11)과, 상기 제1 및 제2메모리(3, 5)의 각각의 입출력버스(D0[0:7], D1[0:7])의 데이터를 입력으로 하여 클락(CLK[0:7])을 발생하는 클락발생 블락(13)과, 상기 클락발생 블락(13)의 출력인 클락(CLK[0:7]) 및 상기 메모리 어드레스버스(EA[0:19])를 통해 입력되는 어드레스를 입력으로 하여 출력인 구동신호(LED[0:7[0:19]])를 발생하는 LED구동 블락(15)을 구비한다.
제2도는 제1도의 메모리 어드레스 선택 블락의 회로도이다.
제2도를 참조하면, 상기 메모리 어드레스 선택 블락은, 상기 마이크로 콘트롤러의 램 뱅크 데이터(SMB[0:3])를 받아 시스템클락(S3)에 의해 래치하는 제1래치(31)와, 상기 제1래치(31)의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 메모리 어드레스 버스(EA[8:11])에 출력시키는 제1버퍼(32)와, 상위 시스템 어드레스(SA[8:15])를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스버스(EA[8:11])에 출력시키는 제2버퍼(33)로 구성되는 제1메모리 어드레스 선택회로를 포함하고,
상기 마이크로 콘트롤러의 램 어드레스(DB[0:7])를 받아 상기 시스템클락(S3)에 의해 래치하는 제2래치(34)와, 상기 제2래치(34)의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 메모리 어드레스 버스(EA[0:7])에 출력시키는 제3버퍼(35)와, 하위 시스템 어드레스(SA[0:7])를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스(EA[0:7])에 출력시키는 제4버퍼(36)로 구성되는 제2메모리 어드레스 선택회로를 포함하며,
상기 마이크로 콘트롤러의 램 데이터(DB[0:7])를 받아 상기 메모리 출력 인에이블 신호(OE)가 인버팅된 데이터클락(DCLK)에 의해 래치하는 제3래치(37)와, 상기 제3래치(37)의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 메모리 어드레스 버스(EA[12:19])에 출력시키는 제5버퍼(38)와, 하위 시스템 어드레스(SA[0:7])를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스(EA[12:19])에 출력시키는 제6버퍼(39)로 구성되는 제3어메모리 어드레스 선택회로를 포함한다.
제3도는 제1도의 클락발생 블락의 회로도이다.
제3도를 참조하면, 상기 클락발생 블락은 상기 제1 및 제2메모리(3, 5)의 각각의 입출력버스(D0[0:7], D1[0:7])의 데이터를 입력으로 받아 각각의 비트를 논리곱하여 클락(CLK[0:7])을 발생하는 다수개의 엔드게이트(AND Gate)(41 내지 48)를 포함한다.
제4도는 제1도의 LED 구동 블락의 회로도이다.
제4도를 참조하면, 상기 LED 구동 블락은 상기 클락발생 블락의 출력인 클락(CLK[0:7])에 따라 제1도의 메모리 어드레스 버스(EA[0:19])의 어드레스를 래치하여 구동신호(LED[0:7[0:19]])를 출력하는 다수개의 래치(51 내지 58)를 포함한다.
제5도는 제1도의 메모리 출력 인에이블 신호 발생 블락의 회로도이다.
제5도를 참조하면, 상기 메모리 출력 인에이블 신호 발생 블락은
상기 데이터버스(BDB[0:7])를 통해 입력되는 데이터를 받아 제어신호(W1)가 인에이블될 때 래치시키는 래치(61)와, 상기 래치(61)의 출력(SREAD) 및 리드신호(IOR)를 입력으로 하여 동작하는 제1엔드게이트(63)와, 상기 래치(61)의 또다른 출력(SWRITE) 및 라이트신호(IOW)를 받아 동작하는 제2엔드게이트(65)와, 상기 제1 및 제2엔드게이트(63, 65)의 출력을 받아 동작하는 노아(NOR)게이트(67)를 포함한다.
제1도의 전체 동작을 설명하기 전에 본 발명의 이해를 돕기 위하여, 본 발명과 관련되는 마이크로 콘트롤러의 동작 타이밍, 외부 메모리의 어드레스 할당방식, 및 채널 설정 방식에 대하여 간단히 설명한다.
제6도는 마이크로 콘트롤러의 내부 램에서 데이터를 리드(Read)하는 동작 타이밍도(Timing)로서, 시스템클락(SYSCLK)의 S3 구간에서 상기 램의 어드레스가 유효하고, 리드신호(Read Signal)(IOR)가 하이(High)레벨인 구간에서 상기 어드레스에서 읽어낸 데이터가 데이터버스(DB)에 실린다.
제7도는 마이크로 콘트롤러의 내부 램에 데이터를 라이트(Write)하는 동작 타이밍도로서, 상기 시스템클락(SYSCLK)의 S3 구간에서 램의 어드레스가 유효하고, 라이트신호(IOW)가 하이레벨인 구간에서 데이터버스(DB)의 데이터를 상기 어드레스가 지정하는 곳에 라이트하게 된다.
제8도는 마이크로 콘트롤러의 내부 램을 지정하는 뱅크(Bank) 데이터 유효기간을 나타내는 타이밍도로서, 상기 시스템클락(SYSCLK)의 S3 구간에서 상기 데이터버스에 실리는 값이 뱅크 데이터(SMB)이다.
제9도는 제1도에서 마이크로 콘트롤러의 내부 램의 뱅크데이터(SMB[0:3]), 어드레스(DB[0:7]), 및 데이터(DB[0:7])를 외부 메모리 어드레스 버스(EA[0:19])에 할당하는 방식을 나타내는 도면이고, 제10도는 제1도에서 제1 및 제2메모리의 입출력버스의 데이터가 LED로 표시될 채널설정 방식을 나타내는 도면이다.
이하 제1도의 동작을 제2도 내지 제10도를 참조하여 설명하면 다음과 같다.
먼저 제1도의 제1 및 제2메모리(3, 5)의 초기화는, 제2도의 시스템 어드레스(SA[0:15])에 어드레스를 실어 제2, 제4, 제6버퍼(33, 36, 39)를 통해 상기 제1 및 제2메모리(3, 5)의 어드레스 버스(EA[0:19])에 인가하고, 제1도의 데이터버스(BDB[0:7])에 로우레벨의 데이터를 실어 제1 및 제2양방향 버퍼(7, 9)를 통해 상기 제1 및 제2메모리(3, 5)의 각각의 입출력버스(D0[0:7], D1[0:7])에 인가하여, 라이트 인에이블신호(WE)가 유효할 때 라이트하면 된다.
실제 프로그램이 수행되면, 제1도의 메모리 어드레스 선택 블락(1)은, 제2도의 회로도에서와 같이 제1, 제2, 제3래치(31, 34, 37)가 각각 마이크로 콘트롤러의 램 뱅크 데이터(SMB[0:3]), 램 어드레스(DB[0:7]), 및 램 데이터(DB[0:7])를 유효한 시간에 래치하여 제1, 제3, 제5버퍼(32, 35, 38)를 통해 메모리 어드레스 버스(EA[0:19])로 전달한다.
상기 메모리 어드레스 버스(EA[0:19])에 전달된 어드레스에 따라서, 메모리 출력 인에이블 신호(OE)가 로우레벨로 활성화될 때, 제1 및 제2메모리(3, 5)의 데이터가 각각의 입출력버스(D0[0:7], D1[0:7])에 출력된다.
상기 각각의 입출력버스(D0[0:7], D1[0:7])에 출력된 데이터를 클락발생 블락(13)이 입력으로 받아, 제3도의 회로에서와 같이 클락(CLK[0:7])을 발생한다.
다음에 LED 구동블락(15)이, 제4도의 회로에서와 같이 상기 메모리 출력 인에이블 신호(OE)가 유효한 구간에서 상기 클락(CLK[0:7])에 따라서 상기 메모리 어드레스 버스(EA[0:19])의 어드레스를 래치함으로써, 이에 따라 LED에서 마이크로 콘트롤러의 램 뱅크데이터, 램 어드레스, 및 램 데이터가 표시되게 된다.
상기 메모리 출력 인에이블 신호(OE)의 선택은, 메모리 출력 인에이블 신호 발생블락(15)에서 제어신호(W1)가 유효한 구간에서 리드(SREAD:로직1, SWRITE:로직0), 라이트(SREAD:로직0, SWRITE:로직1), 리드/라이트 중 하나인 경우(SREAD:로직1, SWRITE:로직1)에서 리드 모드(Mode)를 선택한다.
따라서 상술한 본 발명에 따른 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치는,
실시간(Real Time)으로 마이크로 콘트롤러의 내부 램 데이터를 확인할 수 있는 장점이 있다.
또한 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형이 가능함은 명백하다.

Claims (8)

  1. 마이크로 콘트롤러의 내부 램(RAM) 데이터 표시장치에 있어서, 상기 마이크로 콘트롤러의 내부 램의 뱅크, 어드레스, 및 데이터를 받아 변환하여 메모리 어드레스 버스에 출력시키거나, 시스템 어드레스를 받아 직접 상기 메모리 어드레스 버스에 출력시키는 메모리 어드레스 선택 블락; 상기 메모리 어드레스 버스를 통해 입력되는 어드레스에 의해 선택되고, 메모리 출력 인에이블 신호가 활성화될 때 각각의 입출력단에 접속되어 있는 각각의 입출력버스에 데이터를 출력시키는 복수개의 메모리; 상기 복수개의 메모리의 각각의 입출력버스와 데이터버스 사이에 접속되어 데이터를 양방향으로 전달하는 복수개의 양방향 버퍼; 상기 데이터버스를 통해 입력되는 데이터를 받아, 제어신호가 인에이블될 때, 출력인 상기 메모리 출력 인에이블 신호를 활성화시키는 메모리 출력 인에이블 신호 발생 블락; 상기 복수개의 메모리의 각각의 입출력버스의 데이터를 입력으로 하여 클락을 발생하는 클락발생 블락; 상기 클락발생 블락의 출력인 클락 및 상기 메모리 어드레스 버스를 통해 입력되는 어드레스를 입력으로 하여 출력인 구동신호를 발생하는 LED구동 블락을 구비하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  2. 제1항에 있어서, 상기 메모리 어드레스 선택 블락이, 상기 마이크로 콘트롤러의 램 뱅크 데이터를 받아 시스템클락에 따라서 래치하는 제1래치와, 상기 제1래치의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제1버퍼와, 상위 시스템 어드레스를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제2버퍼로 구성되는 제1메모리 어드레스 선택회로를 포함하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  3. 제1항에 있어서, 상기 메모리 어드레스 선택 블락이, 상기 마이크로 콘트롤러의 램 어드레스를 받아 시스템클락에 따라서 래치하는 제2래치와, 상기 제2래치의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제3버퍼와, 하위 시스템 어드레스를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제4버퍼로 구성되는 제2메모리 어드레스 선택회로를 포함하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  4. 제1항에 있어서, 상기 메모리 어드레스 선택 블락이, 상기 마이크로 콘트롤러의 램 데이터를 받아 상기 메모리 출력 인에이블 신호가 인버팅된 데이터클락이 따라서 래치하는 제3래치와, 상기 제3래치의 출력을 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제5버퍼와, 하위 시스템 어드레스를 받아 버퍼링하여 출력단에 접속되어 있는 상기 메모리 어드레스 버스에 출력시키는 제6버퍼로 구성되는 제3메모리 어드레스 선택회로를 포함하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  5. 제1항에 있어서, 상기 클락 발생 블락은 상기 메모리의 입출력버스의 데이터를 입력으로 받아 각각의 비트를 논리곱하여 출력인 클락을 발생시키는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  6. 제1항에 있어서, 상기 LED 구동 블락은 상기 클락이 인에이블되는 시간에, 입력되는 상기 메모리 어드레스 버스의 데이터를 래치하여 LED를 구동함으로써, 상기 램의 뱅크데이터, 램의 어드레스, 및 램의 데이터를 표시하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  7. 제1항에 있어서, 상기 메모리 출력 인에이블 신호 발생 블락은 제어신호가 인에이블되면 상기 데이터버스의 데이터를 받아 래치하고, 리드신호 및 라이트신호중 어느 하나를 선택하거나 또는 상기 리드신호 및 라이트신호를 모두 선택하여 그 선택된 신호에 따라서 메모리 출력 인에이블 신호를 발생하는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
  8. 제1항에 있어서, 상기 메모리 출력 인에이블 신호가 로우레벨이 될 때 활성화되는 것을 특징으로 하는 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치.
KR1019950059504A 1995-12-27 1995-12-27 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 KR0161483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059504A KR0161483B1 (ko) 1995-12-27 1995-12-27 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059504A KR0161483B1 (ko) 1995-12-27 1995-12-27 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치

Publications (2)

Publication Number Publication Date
KR970049475A KR970049475A (ko) 1997-07-29
KR0161483B1 true KR0161483B1 (ko) 1999-01-15

Family

ID=19445216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059504A KR0161483B1 (ko) 1995-12-27 1995-12-27 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치

Country Status (1)

Country Link
KR (1) KR0161483B1 (ko)

Also Published As

Publication number Publication date
KR970049475A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
KR100466980B1 (ko) 낸드 플래시 메모리 장치
US5109490A (en) Data transfer using bus address lines
US5099481A (en) Registered RAM array with parallel and serial interface
CN1941174B (zh) 多端口内存装置
US6789179B2 (en) Method and system for fast data access using a memory array
US7333908B2 (en) Techniques for generating test patterns in high speed memory devices
US5243561A (en) Data erasing and re-writing circuit for use in microcomputer integrated circuit device
US4287563A (en) Versatile microprocessor bus interface
KR100384775B1 (ko) 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로
US5734914A (en) Computer system capable of shifting voltage level of data signal between processor and system memory
US20090089538A1 (en) Synchronous Address And Data Multiplexed Mode For SRAM
WO1996038793A2 (en) Method and apparatus for adapting an asynchronous bus to a synchronous circuit
US6061510A (en) Local bus interface
US4958304A (en) Computer with interface for fast and slow memory circuits
TW201437812A (zh) 記憶體存取方法、記憶體存取控制方法、記憶體裝置與記憶體控制器
KR20170126270A (ko) 데이터 출력 회로 및 그를 포함하는 반도체 메모리 장치
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
US7685343B2 (en) Data access method for serial bus
KR0161483B1 (ko) 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치
US4888685A (en) Data conflict prevention for processor with input/output device
US6975559B2 (en) Device and method for reading non-volatile memories having at least one pseudo-parallel communication interface
US6442103B1 (en) Synchronous SRAM device with late write function
CN114461472A (zh) 一种基于ate的gpu核心全速功能测试方法
JP2002117685A (ja) 不揮発性メモリ、複数個の不揮発性メモリを備えたシステム、及びこのシステムのデータリード方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050705

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee