KR970049271A - 인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 - Google Patents
인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 Download PDFInfo
- Publication number
- KR970049271A KR970049271A KR1019950068717A KR19950068717A KR970049271A KR 970049271 A KR970049271 A KR 970049271A KR 1019950068717 A KR1019950068717 A KR 1019950068717A KR 19950068717 A KR19950068717 A KR 19950068717A KR 970049271 A KR970049271 A KR 970049271A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse width
- logic
- width modulated
- modulated wave
- intel
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplitude Modulation (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 기본 펄스폭 변조파 발생기가 하드웨어적으로 고정되어 있음에 따라, 회로 응용 및 기능 확장시 회로사이즈 증가가 초래되는 것을 해결하기 위해 3개의 82C54 타이머 IC를 전ㆍ후로 배치하고, 앞단의 82C54 IC의 데이타 입력을 ½등분하는 로직 값에 따라 후단의 82C54의 게이트가 게이팅되게 하여 앞단의 기본파 제어용 82C54의 출력펄스에 동기된 펄스폭 변조파가 후단의 제1,2PWM IC, 즉 82C54에서 출력되게 한다.
이에 따라, 회로의 하드웨어적인 추가없이 간단한 소프트 웨어의 변경을 통해 PWM을 다양화시킬 수 있어 PWM 추가시 회로사이즈의 증가를 최소화시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 펄스폭 변조파 발생회로 구성도.
제2도는 본 발명의 펄스폭 변조파 발생회로 구성도.
제3도는 본 발명에 따른 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
20 : 마이크로 프로세서 21 : 어드레스 디코더
22 : 데이타 트랜시버 23 : 클럭발생기
24 : 기본파 콘트롤러 (82C54) 25 : 제1PWM발생기 (82C54)
26 : 제2PWM발생기 (82C54)
Claims (1)
- 마이크로 프로세서(20)의 데이타가 데이타 트랜시버(22)를 거쳐 모두 82C54 IC로 된 기본파 콘트롤러(24)및 제1,2PWM 발생기(25,26)로 제공되게 연결하고, 마이크로 프로세서(20)의 어드레스가 어드레스 디코더(21)에서 디코딩되어, 상기 3개의 82C54 IC를 칩 셀렉트하게 연결하고, 상기 앞단의 기본파 콘트롤러(24)의 1, 2 출력단의 출력이 후단의 제1,2PWM 발생기(25,26)에 게이트 신호로 제공되게 연결하고, 상기 3개의 82C54 IC에는 클럭발생기(23)의 클럭이 입력되게 연결하며, 앞단의 82C54 IC(24)는 데이타 입력값을 받아들여 입력값의 절반이 될때까지 클럭의 카운트를 통해 로직 "1" 을 출력하고, 나머지 절반 동안에는 로직"0"을 출력하게 하고, 후단의 82C54 IC(25,26)는 게이트 입력이 로직 "1"일때 한번만 카운트하여 계수출력하는 모드 "1"로 초기화 되면 게이트 단 로직 "1"에서 입력 데이타 값을 클럭 수만큼 카운트하여, 그 시간동안 로직 "1"을 출력하는 것으로 기본파에 동기된 펄스폭 변조파를 발생하게 되는 것을 특징으로하는 인텔 82C54를 이용한 고정밀 펄스폭 변조파 발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950068717A KR0166163B1 (ko) | 1995-12-30 | 1995-12-30 | 인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950068717A KR0166163B1 (ko) | 1995-12-30 | 1995-12-30 | 인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049271A true KR970049271A (ko) | 1997-07-29 |
KR0166163B1 KR0166163B1 (ko) | 1999-01-15 |
Family
ID=19448209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950068717A KR0166163B1 (ko) | 1995-12-30 | 1995-12-30 | 인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0166163B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950068717A patent/KR0166163B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0166163B1 (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950022077A (ko) | 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기 | |
KR940003178A (ko) | 펄스발생회로 | |
KR920020433A (ko) | 마이크로 콘트롤러 유닛 | |
KR970049271A (ko) | 인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 | |
KR970701397A (ko) | Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system) | |
KR940012823A (ko) | 클록신호 생성회로 | |
KR100236083B1 (ko) | 펄스 발생회로 | |
EP1618660A1 (en) | Enabling method to prevent glitches in waveform | |
KR940020682A (ko) | 디지탈 펄스폭변조신호 발생장치 | |
KR850007149A (ko) | 어드레스천이 검지회로 | |
KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
KR940003188A (ko) | 동기식 카운터회로 | |
SU544106A1 (ru) | Управл емый генератор импульсов | |
KR970024608A (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
SU1721828A1 (ru) | Преобразователь двоичного кода в избыточный двоичный код | |
KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
KR970013690A (ko) | 글리치에 무관한 제어신호 발생회로 | |
KR920013874A (ko) | 펄스폭 변조방식을 이용한 모터 컨트롤(Motor control)신호 발생회로 | |
KR970008874A (ko) | 상승/하강 에지 검출장치 | |
KR970049613A (ko) | 가변이 가능한 대기 상태 생성 장치 | |
KR960043509A (ko) | 시스템 클럭 발생기 | |
KR940012974A (ko) | 클럭 변환회로 | |
KR970055200A (ko) | 디지탈 로직을 사용한 sbldc 모터의 재기동 제어회로 | |
KR970051388A (ko) | 불휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030825 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |