KR940012974A - 클럭 변환회로 - Google Patents
클럭 변환회로 Download PDFInfo
- Publication number
- KR940012974A KR940012974A KR1019920022465A KR920022465A KR940012974A KR 940012974 A KR940012974 A KR 940012974A KR 1019920022465 A KR1019920022465 A KR 1019920022465A KR 920022465 A KR920022465 A KR 920022465A KR 940012974 A KR940012974 A KR 940012974A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- outputting
- counting
- signal
- control data
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 고안은 가변적으로 조절할 수 있는 변환회로를 제공한다. 이러한 회로를 제공하기 위해 본 발명은 클럭주기를 결정하기 위한 제어신호를 출력하는 제어수단과, 소정의 기준클럭을 발생하는 클럭 발생수단과, 상기 기준클럭을 계수하여 상기 제어신호에 대응하는 주기를 가진 클럭으로 출력하는 계수수단을 구비하고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 회로도,
제3도는 제2도의 동작 파형도.
Claims (3)
- 클럭 변환회로에 있어서, 클럭주기를 결정하기 위한 제어데이타를 출력하는 제어수단과, 소정의 기준클럭을 발생하는 클럭발생 수단과, 상기 기준클럭을 계수하여 상기 제어신호에 대응하는 주기를 가진 클럭으로 출력하는 계수수단으로 구성됨을 특징으로 하는 회로.
- 제1항에 있어서, 제어수단이 클럭주기를 설정하기 위한 16비트 제어데이타 및 셀렉터 신호를 출력하는 마이크로프로세서와, 상기 셀렉트신호에 인에이블되어 상기 16비트 제어데이타를 저장하는 레지스터로 구성됨을 특징으로 하는 회로.
- 제1항 또는 제2항에 있어서, 계수수단이, 상기 제어데이타를 4비트씩 로드하고 상기 기준클럭에 응답하여 계수동작를 수행하는 카운터들과, 상기 카운터들중 최상위 카운터의 출력을 수신하여 클럭신호로 듀티 싸이클을 정하여 출력하는 플립플롭으로 구성됨을 특징으로 하는 회로.* 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022465A KR940012974A (ko) | 1992-11-26 | 1992-11-26 | 클럭 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022465A KR940012974A (ko) | 1992-11-26 | 1992-11-26 | 클럭 변환회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940012974A true KR940012974A (ko) | 1994-06-24 |
Family
ID=67211156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022465A KR940012974A (ko) | 1992-11-26 | 1992-11-26 | 클럭 변환회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940012974A (ko) |
-
1992
- 1992-11-26 KR KR1019920022465A patent/KR940012974A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960020510A (ko) | 줄길이복호화기 | |
| KR900015434A (ko) | 신호 발생회로 | |
| KR840001026A (ko) | 데이타 독출회로 | |
| KR890005528A (ko) | 멀티플라이어(multiplier) | |
| KR910005566A (ko) | 프로그래머블 구형파 발생기 | |
| KR840007277A (ko) | 유도가열 조리기 | |
| KR940012974A (ko) | 클럭 변환회로 | |
| KR910005570A (ko) | 프로그래머블 서브프레임 방식의 pwm회로 | |
| KR920005002A (ko) | 마이크로 컴퓨터 | |
| KR940012823A (ko) | 클록신호 생성회로 | |
| SU1700553A1 (ru) | Устройство дл вывода информации | |
| KR940023037A (ko) | 기준신호 발생장치 | |
| SU1249512A1 (ru) | Генератор случайной последовательности | |
| KR960042337A (ko) | 차수 변경이 가능한 선형 궤환 시프트 레지스터를 이용한 난수 생성장치 | |
| KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
| KR970016589A (ko) | 주파수 측정 회로 | |
| KR970049271A (ko) | 인텔 82c54를 이용한 고정밀 펄스폭 변조파 발생회로 | |
| JPS55159625A (en) | Pulse width modulating circuit | |
| KR940020682A (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| JPS59190767A (ja) | 電子交換機の汎用リンギングインタ−バル信号発生回路 | |
| KR960019979A (ko) | 클록 신호 생성 장치 | |
| KR930013989A (ko) | 프로그램 수행시간 측정 카운터 | |
| RU93050460A (ru) | Устройство для формирования и определения кодовых последовательностей | |
| KR960027294A (ko) | 펄스폭 변조신호 발생장치 | |
| KR960015190A (ko) | 휴대용 정보단말기의 오디오처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |