SU1700553A1 - Устройство дл вывода информации - Google Patents

Abstract

Изобретение относитс .к автоматике и вычислительной технике и может быть использовано дл  передачи данных из устройства обработки в устройства вывода, индикации и регистрации информации. Целью изобретени   вл етс  расширение области применени  устройства за счет обеспечени  вывода информации на точечные матричные индикаторы. Устройство содержит генератор 1 импульсов, первый делитель 2 частоты, счетчики 3 группы, первый 4 и второй 5 коммутаторы, первый 6 и второй 7 счетчики, второй делитель 8 частоты , блок 9 посто нной пам ти, первый 10 и второй 11 дешифраторы, индикаторы 12 группы, регистры 13 группы, блок 14 усилителей , первый 15, второй 16 и третий 17 элементы И, элемент НЕ 18. Устройство обеспечивает вывод информации на матричные точечные индикаторы, при этом повышаетс  качество свечени  выводимых знаков за счет повышени  напр жени  питани  на выходных регистрах. 2 ил.

Description

I И I И I I I I I I I I I I II - И I I I I I I И t

Claims (1)

1. Формула изобретения

   Устройство для вывода информации, содержащее генератор импульсов, группу счетчиков, выходы группы которых соедине- 10 ны с соответствующими информационными входами группы первого коммутатора, адресованные входы которого соединены с выходами первого счетчика и информационными входами первого дешифратора, второй счетчик, второй дешифратор, группу индикаторов, отличающееся тем, что, с целью расширения области применения устройства за счет обеспечения вывода информации на матричные точечные индика- 20 торы, в него введены первый делитель частоты, вход которого соединен с выходом генератора импульсов и вторым входом второго элемента И, первый вход которого соединен с’ входом элемента НЕ, вторым 25 входом третьего элемента И, выходом первого элемента И и управляющим входом второго коммутатора, информационные входы которого соединены с соответствующими шинами питания устройства, а выход 30 соединен с входами питания регистров группы, выходы которых соединены с информационными входами соответствующих индикаторов группы, одноименные управляющие входы которых соединены с соответствующими выходами блока усилителей, входы которого соединены с выходами второго дешифратора, входы группы которого соединены с второй группой адресных входов блока постоянной памяти и выходами второго делителя частоты, тактовый вход которого соединен со стробирующим входом второго дешифратора и выходом элемента НЕ, выход второго элемента И соединен со 15 стробирующим входом первого дешифратора, выходы которого соединены с тактовыми входами соответствующих регистров группы, информационные входы которых соединены с выходом третьего элемента И, первый вход которого соединен с выходом блока постоянной памяти, адресные входы первой группы которого соединены с выходами первого коммутатора, а адресные входы третьей группы соединены с выходами группы первого делителя частоты, выход которого соединен с тактовым входом первого счетчика, выход переполнения которого соединен с тактовым входом второго счетчика, выходы которого соединены с входами первого элемента И.