SU1014037A1 - Посто нное запоминающее устройство - Google Patents

Abstract

.ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее какоплтель, информационные выходы которого соединены с входами информационного регистра, выходы которого  вл ютс  информационными выходгили устройства и управл ющий вхрд соединен с первым выходом блока управлени , второй выход которого соединен с управл ющим входом регистра адреса, старших разр дов, а третий выход  вл етс  управл ющим выходом уст- . ройства, выходы регистра адреса старших разр дов соединены с входами дешифратора, выхода которого соединены с входами первой группы накопител  и входами блока ключей, выходы которых соединены с входами питани  накопител , выходы регистра адреса младших разр дов соединены с входами второй группы накопител , а входы соединены с входами регистра адреса стаЕшшх разр дов и  вл ютс  адресными входами устройства , первый вход блока управлени   вл етс  управл ющим входом устройства , отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит блок сравнени , входы первой (Л и второй групп которого соединены соответственно с входами и выходаС ми регистра адреса старших разр дов , а выход блока сравнени  соединен с вторым входом блока управлес с ни  .

Description

САЭ

И

Изобретение относитс  к вычислительной технике, а именно к посто нным запоминающим устройствам и может быть использовано дл  снижени  потребп емой мощности.

Известно запоминающее устройство состо щее из модулей пам ти, каждый из которых содержит адресный блок, накопитель, -числовой блок и свой ключ дл  подключени  питани  к модулю пам ти 1.

Недостатком указанного устройства  вл ютс  большие задержки, вно4гимые ключем подключени  питани , что снижает быстродействие выборки.

Наиболее близким к изобретению по технической сущности  вл етс  посто нное запоминающее устройство, содержащее модульный накопитель, блок ключей питани , дешифратор, регистры адреса и числа и блок упра .влени  23.

Недостатком известного устройств  вл етс  снижение быстродействи  из-за использовани  ключей импульс:ного питани , имеющих значительное Врем  включени .

Цель изобретени  - повышение быстррдействи  работы устройства.

Прставленна  цель достигаетс  те что посто нное запоминающее устройство , содержащее накопитель, информадионнне выходы которого соединены с входами информационного регистра, выходы которого  вл ютс  информационными выходами устройства, а управл ющий вход соединен с первым выходом блока управлени , второй выход которого соединен с управл ющим входом регистра адреса старших разр дов, а третий выход  вл етс  управл ющим выходой устройства, выходы регистра адреса старших разр дов соединены с -входами дешифратора , выходы Которого соединены с . входами первой группы накопител  и входами блока ключги,. выходы которых соединены с входами питани  ндкопител , выходы регистра адреса младших разр дов соединены с входами второй группы накопител , а входы соединены с входами регистра адреса старших разр дов и  вл ютс  адресными входами устройства, ,первый вход блока управлени   вл етс  входом устройства, содержит блок сравнени , входы первой и второй групп которого соединены соответственно с входами и выходами регистра адреса старших разр дов, а выход блока сравнени  соединен с вторым входом блока управлени .

На чертеже представлена функциональна  схема предлагаемого устройства .

Посто нное запоминающее устройство .содержит регистр 1 адреса старших разр дов , регистр 2 адреса

младших разр дов, входы которых соединены с. входами первой группы блока 3 сравнени  и  вл ютс  адресными входами 4 устройства. Выходы регистра 1 адресов старших разр дов 5 соединены с входами дешифратора 5 и входами второй группы блока 3 сравнени , выходы дешифратора 5 соединены с входами первой группы накопител  б, состо щего из модулей 7 0 пам ти и входами блока 8 ключей, выходы которых соединены с входами питани  соответствую1цих модулей 7 пам ти накопител  б. Информационные выходы накопител  б соединены с 5 входами регистра 9 информации, выходы которого  вл ютс  информационными выходами устройства 10, а управл ющий вход соединен с первым входом блока 11 управлени , второй выход которого соединен с управл ющим входом регистра 1 адреса старших разр дов. Управл ющий выход блока 11 управлени   ьл етс  управл ющим выходом 12 устройства, первый вход управл ющим входом 13 устройства, а второй вход соединен с выходом блсЛса 3 сравнени .

Устройство работает следующим образом.

В каждом цикле считывани  на 0 входы устройства поступает сигнал обращени  - на вход 13 и код адреса - на входы 4. При этом старшие разр ды кода адреса поступают на входы регистра 1 и блока 3 сравнени , а младшие разр ды поступают на установочные входы регистра 2 и потом на соответствующие адресные входы модулей 7 пам ти. Регистр 1 выполнен стробируемым, поэтому в л нем хранитс  код модул  7 пам ти, к которому было .обращение в предыдущем цикле считывани . Коды адресов модулей пам ти предыдущего обращени  и насто щего поступают на входы блока 3 сравнени , на выходе которого 5 вырабатываетс  признак сравнени  или несравнени / поступающий в блок 11 управлени . Если вырабатываетс  признак несравнени , это означает,, что -производитс  обращение к другому 0 модулю 7 пам ти, блок 11 управлени 

вырабатывает импульс записи нового . кода адреса старших разр дов в регистр 1. Этот код через дешифратор 5 осуществл ет включение соответствут 5 ющего ключа из блока 8 ключей и осуществл ет разрешение выборки с соответствующего модул  7 пам ти. Блок 11 управлени  стробирует прием счи .тываемой информации в регистр 9 и Q,«выдает признак Готовность на выходе 12.

Если блок 3 сравнени  вырабатывает признак сравнени , возможно ускорение выборки из накопител . 5 В этом случае в регистре 1 хранитс 

31014037 . 4

код выбираемого модул  7 пам ти спам ти процессора, когда обращение

помощью дешифратора 5 и к нему под-к пам ти осуществл етс  в каждом

ключено питание от.соответствующе-цикле, а переходы из одного модул 

го ключа из блока 8. Блок управлени в другой при выборке редки, возможсинхронизирует работу регистра 9 ино существенное повышение быстро .выдает сигнал на выход 12 по более .5действи  выборки при незначительных

короткому циклу.затратах потребл емой мощности за

При использовании предлагаемогосчет одного посто нно включенного

устройства в качестве управл ющей(модул  пам ти.

Claims (1)

1. .ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накоплтель, информационные выходы которого соединены с входами информационного регистра, выходы которого являются информационными выходами устройства и управляющий вхрд соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом регистра адреса, старших разрядов, а третий выход является управляющим выходом уст- ройства, выходы регистра адреса ι старших разрядов соединены с входами дешифратора, выхода которого соединены с входами первой группы накопителя и входами блока ключей, выходы которых соединены с входами питания накопителя, выхода регистра адреса младших разрядов соединены с входами второй группы накопителя, а входы соединены с входами регистра адреса старших разрядов и являются адресными входами устройства, первый вход блока управления является управляющим входом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содер- О жит блок сравнения, входа первой и второй групп которого соединены соответственно с входами и выходами регистра адреса старших разрядов , а выход блока сравнения соединен с вторым входом блока управления . ·

   SU „„1014037