KR960019979A - 클록 신호 생성 장치 - Google Patents

Abstract

본 발명은 클록 신호 생성 장치에 관하여 동일의 입력 클록에 대하여 실제의 출력 주파수의 소망의 출력 주파수로부터의 어긋남을 최소한으로 억제하고, 나아가서는 출력 클록의 고정밀도화에 기여하는 것을 목적으로 한다.

기준 클록(CK_REF)과 기간 제어 신호(PC)에 기초하여 설정된 기간에 따른 기간 신호(PS)를 발생시키는 타이머부(1)와, 해당 기간 신호에 응답하여 그 출력레벨을 반전시키고, 클록 신호(CK_OUT)로서 출력하는 출력부(2)와, 해당 클록 신호에 기초하여 상기 기간 제어 신호를 생성하고, 상기 타이머부에 대하여 상기 기간 신호의 발생 타이밍을 제어하는 제어부(3)를 구비하며, 상기 생성된 기간 제어 신호를 이용하여 출력부(2)로부터 출력되는 클록 신호(CK_OUT)의 주기를 기준 클록(CK_REF)의 홀수 클록 사이클분의 주기가 되도록 제어한다.

Description

클록 신호 생성 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 관한 클록 신호 생성 장치의 원리 구성도,

제2도는 제1도의 장치의 작용을 설명하기 위한 동작 타이밍도,

제3도는 본 발명에 관한 클록 신호 생성 장치의 제1실시예의 구성을 도시하는 블록도.

Claims (5)

1. 기준 클록(CK_REF)과 기간 제어 신호(PC)에 기초하여 설정된 기간에 따른 기간 신호(PS)를 발생시키는 타이머부(1)와, 해당 타이머부에서 발생된 기간 신호에 응답하여 그 출력 레벨을 반전시키고, 클록 신호(CK_OUT)로서 출력하는 출력부(2)와, 해당 출력부에서 출력된 클록 신호에 기초하여 상기 기간 제어 신호를 생성하고, 상기 타이머부에 대하여 상기 기간 신호의 발생 타이밍을 제어하는 제어부(3)을 구비하며, 상기 생성된 기간 제어 신호를 이용하여 상기 출력부에서 출력되는 클록 신호의 주기를 상기 기준 클록의 홀수 클록 사이클분의 주기가 되도록 제어하는 것을 특징으로 하는 클록 신호 생성 장치.
2. 제1항에 있어서, 상기 제어부에 동작 가능하게 접속되고, 상기 출력부에서 출력되는 클록 신호의 주기에 관하여 홀수 모드와 짝수 모드의 어느 한쪽의 동작 모드를 설정하는 수단(4)을 추가로 구비하는 것을 특징으로 하는 클록 신호 생성 장치.
3. 제2항에 있어서, 상기 제어부는 홀수 모드가 설정되었을 시에 상기 기간 제어 신호를 이용하여 상기 타이머부를 제어하는 것으로, 상기 출력부에 대하여 출력 클록 신호의 1사이클에 있어서의 “0”레벨의 기간과 “1”레벨의 기간이 서로 상기 기준 클록의 홀수 클록 사이클분만큼 다르도록 제어하는 것을 특징으로 하는 클록 신호 생성 장치.
4. 제3항에 있어서, 상기 출력부는 듀티비가 50%에 가까운 클록 신호를 출력하는 것을 특징으로 하는 클록 신호 생성 장치.
5. 제2항에 있어서, 상기 제어부는 짝수 모드가 설정되었을 시에, 상기 기간 제어 신호를 이용하여 상기 타이머부를 제어하는 것으로, 상기 출력부에 대하여 출력 클록 신호의 1사이클에 있어서 “0”레벨의 기간과 “1”레벨의 기간이 동일해지도록 제어하는 것을 특징으로 하는 클록 신호 생성 장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.