KR970049367A - 연속신호 발생장치 - Google Patents

연속신호 발생장치 Download PDF

Info

Publication number
KR970049367A
KR970049367A KR1019950070217A KR19950070217A KR970049367A KR 970049367 A KR970049367 A KR 970049367A KR 1019950070217 A KR1019950070217 A KR 1019950070217A KR 19950070217 A KR19950070217 A KR 19950070217A KR 970049367 A KR970049367 A KR 970049367A
Authority
KR
South Korea
Prior art keywords
clock
signal
multiplexer
mode
generator
Prior art date
Application number
KR1019950070217A
Other languages
English (en)
Other versions
KR0186126B1 (ko
Inventor
전용호
Original Assignee
이종수
Lg 산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, Lg 산전주식회사 filed Critical 이종수
Priority to KR1019950070217A priority Critical patent/KR0186126B1/ko
Publication of KR970049367A publication Critical patent/KR970049367A/ko
Application granted granted Critical
Publication of KR0186126B1 publication Critical patent/KR0186126B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 연속신호 발생장치에 관한 것으로, 마이크로컴퓨터로부터 입력되는 신호데이타와 데이타래치로부터 입력되는 신호데이타중에서 어느 하나를 선택하여 출력하는 멀티플렉서와; 이 멀티플렉서에서 선택된 신호데이타를 저장하기 위한 메모리와;이 메모리에서 출력되는 신호데이타를 일정시간유지하여 외부로 또는 상기 멀티플렉서로 출력하는 상기 데이타래치와;마이크로컴퓨터로부터 입력되는 모드데이타에 따라 모드를 선택하고 이 모드에 따라 기준클럭과 동기 클럭으로 상기 멀티플렉서,메모리,데이타래치로 이루어지는 피드백루프를 제허하여 신호데이타의 출력을 제어하는 모드선택/파형발생제어부와; 이 모드선택/파형발생제어부의 클럭선택신호 및 클럭온/오프신호에 따라 기준클럭과 동기 클럭을 발생하여 모드선택/파형발생제어부에 입력하는 프로그램어블 클럭발생부로 구성되어 있다.

Description

연속신호 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 연속신호 발생장치 구성도,
제4도는 제3도의 내부구성도,
제9도는 본 발명의 동작흐름도.

Claims (2)

  1. 마이크로컴퓨터로부터 입력되는 신호데이타와 데이타래치로부터 입력되는 신호데이타중에서 어느 하나를 선택하여 출력하는 멀티플렉서와; 이 멀티플렉서에서 선택된 신호데이타를 저장하기 위한 메모리와;이 메모리에서 출력되는 신호데이타를 일정시간유지하여 외부로 또는 상기 멀티플렉서로 출력하는 상기 데이타래치와;마이크로컴퓨터로부터 입력되는 모드데이타에 따라 모드를 선택하고 이 모드에 따라 기준클럭과 동기 클럭으로 상기 멀티플렉서,메모리,데이타래치로 이루어지는 피드백루프를 제허하여 신호데이타의 출력을 제어하는 모드선택/파형발생제어부와; 이 모드선택/파형발생제어부의 클럭선택신호 및 클럭온/오프신호에 따라 기준클럭과 동기 클럭을 발생하여 모드선택/파형발생제어부에 입력하는 프로그램어블 클럭발생부로 구성된 것을 특징으로 하는 연속신호 발생장치.
  2. 제1항에 있어서, 상기 프로그램어블 클럭발생부는 기준클럭을 발생하는 클럭발생기와, 이 클럭발생기의 기준클럭을 2분주하여 2분주클럭을 발생하는 제1클럭분주기와, 이 제1클럭분주기를 2분주하여 4분주클럭을 발생하는 제2클럭분주기와, 이 제2클럭분주기와 상기 제1클럭분주기의 2분주클럭중 어느 하나를 상기 클럭선택신호에 따라 선택하여 동기클럭으로서 출력하는 멀티플렉서로 구성되어 있는 것을 특징으로 하는 연속신호 발생장치.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019950070217A 1995-12-31 1995-12-31 연속신호 발생장치 KR0186126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950070217A KR0186126B1 (ko) 1995-12-31 1995-12-31 연속신호 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950070217A KR0186126B1 (ko) 1995-12-31 1995-12-31 연속신호 발생장치

Publications (2)

Publication Number Publication Date
KR970049367A true KR970049367A (ko) 1997-07-29
KR0186126B1 KR0186126B1 (ko) 1999-05-15

Family

ID=19448741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950070217A KR0186126B1 (ko) 1995-12-31 1995-12-31 연속신호 발생장치

Country Status (1)

Country Link
KR (1) KR0186126B1 (ko)

Also Published As

Publication number Publication date
KR0186126B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
KR950022077A (ko) 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
JPH0120756B2 (ko)
KR940006012A (ko) 논리 완급 장치
KR970049367A (ko) 연속신호 발생장치
US4154132A (en) Rhythm pattern variation device
KR910013667A (ko) 교류신호 발생장치
KR960024804A (ko) 클록발생회로 및 마이크로컴퓨터
JP3474126B2 (ja) ファンクション・ジェネレータ
KR960019979A (ko) 클록 신호 생성 장치
JPH08330914A (ja) 波形発生器
KR970013766A (ko) 동기식 디지탈 주파수 합성기
KR910004051B1 (ko) 주파수 단순 가변회로를 이용한 음 발생회로
JPH044482A (ja) マイクロコンピュータ
KR960006299A (ko) 위상 동기 루프 장치
KR950004041A (ko) 주방가구 설계 시스템
KR950028317A (ko) 메모리 소자를 이용한 프로그래밍 가능한 주파수 분주기
KR960027350A (ko) 클럭 발생 장치
KR0127532Y1 (ko) 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로
JPS63240211A (ja) クロツク信号発生装置
KR970049578A (ko) 메모리 컨트롤 회로
KR970049260A (ko) 주전산기에서 위상 동기 루프 소자를 이용한 타이밍 펄스 발생기
KR960042337A (ko) 차수 변경이 가능한 선형 궤환 시프트 레지스터를 이용한 난수 생성장치
KR970051080A (ko) 고전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021211

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee